特許
J-GLOBAL ID：200903094439903465

半導体装置の製造方法

発明者：
安藤 厚博

安藤 厚博 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 舘野 千惠子
公報種別：公開公報
出願番号（国際出願番号）：特願2000-304517
公開番号（公開出願番号）：特開2002-110654
出願日： 2000年10月04日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 リードタイムの悪化や製造コストの上昇を招くことなく、微細マスクパターンを形成することができ、更にこの微細マスクパターンを用いて微細加工を行うことができる半導体装置の製造方法を提供することを目的とする。【解決手段】 平行平板タイプのプラズマ処理装置の反応室16内にて、CF系ガスを含むプラズマ18を発生させ、基体全面にポリマー膜20を堆積し、LP-SiN膜12の露出面並びにレジストパターン14の表面及び側面を被覆し、引続き同一の反応室16内にて、O2 ガスを含むプラズマ22を発生させ、ポリマー膜20に対する異方性エッチングを行い、レジストパターン14の側面のみにポリマー膜20aを残存させる。こうして、レジストパターン14及びその側面のポリマー膜20aからなり、レジストパターン14側面にポリマー膜20aが付設された分だけ開口部寸法が狭くなっている微細マスクパターン24を形成する。
請求項（抜粋）：
被加工層上に、所定の形状のマスクパターンを形成する第1の工程と、所定の反応室内において、基体全面にポリマー膜を堆積して、前記被加工層の露出面並びに前記マスクパターンの表面及び側面を被覆する第2の工程と、前記反応室内において、連続的に、前記ポリマー膜に対する異方性エッチングを行い、前記被加工層の露出面上及び前記マスクパターンの表面上の前記ポリマー膜を除去する一方、前記マスクパターンの側面に前記ポリマー膜を残存させる第3の工程と、を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/3065 ,  G03F 7/40 521 ,  H01L 21/28 ,  H01L 21/768
FI (4件)：
G03F 7/40 521 ,  H01L 21/28 L ,  H01L 21/302 J ,  H01L 21/90 C
Fターム (34件)：
2H096AA25 ,  2H096HA24 ,  4M104AA01 ,  4M104DD04 ,  4M104DD08 ,  4M104DD17 ,  4M104DD20 ,  4M104EE05 ,  4M104EE17 ,  4M104EE18 ,  4M104HH14 ,  5F004AA16 ,  5F004BB18 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA15 ,  5F004DA16 ,  5F004DB07 ,  5F004EA04 ,  5F004EA13 ,  5F004EB01 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ58 ,  5F033RR06 ,  5F033RR21 ,  5F033SS13 ,  5F033SS15 ,  5F033TT06 ,  5F033XX03 ,  5F033XX34
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM