ダイナミックRAM

発明者：
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-294136
公開番号（公開出願番号）：特開平8-153391
出願日： 1994年11月29日
公開日（公表日）： 1996年06月11日
要約：

【要約】【目的】折り返しビット線構造の3個以上のセル・アレーをビット線の延在方向に配列し、両側のセル・アレーを除くセル・アレーについては、その両側に、1ビット線対ごとに、シェアード型のセンスアンプを割り振ってなるDRAMに関し、センスアンプの設計基準の緩和化を確保し、ビット線のプリチャージ時間の短縮化を図る。【構成】センスアンプ1300〜130n、1310〜131nに隣接してビット線プリチャージ回路1260〜126n、1270〜127n、1280〜128n、1290〜129nを設ける。

請求項（抜粋）：

折り返しビット線構造の3個以上のセル・アレーをビット線の延在方向に配列し、両側のセル・アレーを除くセル・アレーについては、その両側に、1ビット線対ごとに、シェアード型のセンスアンプを割り振り、これらセンスアンプに隣接してビット線プリチャージ回路を設けて構成されていることを特徴とするダイナミックRAM。

IPC (2件)：

G11C 11/409 , G11C 11/401

FI (2件)：

G11C 11/34 353 F , G11C 11/34 362 B

引用特許：

審査官引用 (5件)

特開昭62-223885
特開平3-241589
特開昭63-225993

全件表示

前のページに戻る