特許

J-GLOBAL ID：200903094485644768

BDD論理回路

発明者： 中田 俊司 ,  道関 隆国
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-256190
公開番号（公開出願番号）：特開平11-088150
出願日： 1997年09月05日
公開日（公表日）： 1999年03月30日
要約：

【要約】【課題】 BDD論理回路の面積と消費電力の削減を図る。【解決手段】 2分決定グラフを用いて構成したBDD論理回路において、1ブランチにはnチャネル型MOSFETをを対応させ、0ブランチにはpチャネル型MOSFETを対応させ、入力論理信号として非反転信号のみを使用できるようにした。

請求項（抜粋）：

2分決定グラフを用いて構成したBDD論理回路において、入力信号として2個の2進情報を有し、1ブランチには第1の論理素子を対応させ、0ブランチには第2の論理素子を対応させ、前記第1の論理素子は前記2進情報の内の第1の情報で導通し第2の情報で非導通となるよう制御され、前記第2の論理素子は前記第2の情報で導通し前記第1の情報で非導通となるよう制御される、ことを特徴とするBDD論理回路。

IPC (4件)：

H03K 19/0948 ,  G06F 7/50 ,  H03K 19/20 ,  H03K 19/21

FI (4件)：

H03K 19/094 B ,  G06F 7/50 A ,  H03K 19/20 ,  H03K 19/21

引用特許：

審査官引用 (1件)

• 論理回路の構成方法
  公報種別：公開公報   出願番号：特願平5-316263   出願人：株式会社日立製作所