特許

J-GLOBAL ID：200903094520478787

マイクロデバイスのパッケージング方法及びマイクロデバイス

発明者： 大矢 洋一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2005-172308
公開番号（公開出願番号）：特開2006-351591
出願日： 2005年06月13日
公開日（公表日）： 2006年12月28日
要約：

【課題】機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスの基板とキャップを異なるサイズにして容易にパッケージング可能であるマイクロデバイスのパッケージング方法およびそれによってパッケージ化されたマイクロデバイスを提供する。【解決手段】機能面に可動部または振動子が形成された機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハ10wを形成し、一方、キャビティを構成するキャップが複数個集積されてなるキャップウェハ12wを、各キャップ領域を区分するようにハーフダイシングして溝12hを形成する。次に、機能面とキャップウェハ及び接着層13の表面とからキャビティCを構成するように、デバイスウェハとキャップウェハを接着層で貼り合わせ、ハーフダイシングの位置でキャップウェハを各キャップ12に分割し、さらにデバイスウェハを各デバイス基板10に分割する。【選択図】図3

請求項（抜粋）：

機能面に可動部または振動子が形成された機能素子を有するマイクロデバイスの前記機能面をキャビティで保護してパッケージ化するマイクロデバイスのパッケージング方法であって、 機能面に機能素子を有するデバイス基板が複数個集積されてなるデバイスウェハを形成する工程と、 キャビティを構成するキャップが複数個集積されてなるキャップウェハを、各キャップ領域を区分するようにハーフダイシングして溝を形成する工程と 前記機能面と前記キャップウェハ及び接着層の表面とからキャビティを構成するように、前記デバイスウェハと前記キャップウェハを前記接着層で貼り合わせる工程と、 前記ハーフダイシングの位置で前記キャップウェハを各キャップに分割する工程と、 前記デバイスウェハを各デバイス基板に分割する工程と を有するマイクロデバイスのパッケージング方法。

IPC (7件)：

H01L 23/02 ,  H03H 3/02 ,  H03H 3/08 ,  H03H 9/02 ,  H03H 9/17 ,  H03H 9/24 ,  H03H 9/25

FI (7件)：

H01L23/02 Z ,  H03H3/02 C ,  H03H3/08 ,  H03H9/02 A ,  H03H9/17 F ,  H03H9/24 Z ,  H03H9/25 A

Fターム (24件)：

5J097AA24 ,  5J097AA32 ,  5J097HA04 ,  5J097HA07 ,  5J097HA08 ,  5J097HA09 ,  5J097JJ01 ,  5J097KK10 ,  5J108BB07 ,  5J108BB08 ,  5J108CC04 ,  5J108CC08 ,  5J108CC11 ,  5J108CC12 ,  5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108FF05 ,  5J108FF11 ,  5J108GG03 ,  5J108KK04 ,  5J108KK07 ,  5J108MM01 ,  5J108MM02

引用特許：

出願人引用 (1件)

• 弾性波デバイス及びその製造方法
  公報種別：公開公報   出願番号：特願2002-236151   出願人：富士通メディアデバイス株式会社, 富士通株式会社