特許
J-GLOBAL ID:200903094618817091
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
稲垣 清
公報種別:公開公報
出願番号(国際出願番号):特願平11-169561
公開番号(公開出願番号):特開2000-357748
出願日: 1999年06月16日
公開日(公表日): 2000年12月26日
要約:
【要約】【課題】 スキャンステッパーを使用して製造される半導体装置において、特にペアトランジスタの特性ばらつきを抑制し、回路特性を向上させる。【解決手段】 スキャンステッパー露光時の走査方向(スキャン方向:図中上下方向)に直交する向きにゲートパターン3の長手方向が配置されるMOSFETを有し、ゲートパターンのうちコンタクト孔4が配置される部分がチップ1の中心線側に置かれている半導体装置とする。
請求項(抜粋):
スキャンステッパーを使用して製造される半導体装置において、スキャンステッパー露光時の走査方向(スキャン方向)に直交する向きにゲートパターンの長手方向が配置されるMOSFETを有し、前記ゲートパターンのうちコンタクト孔が配置される部分がチップ中心線側に置かれていることを特徴とする半導体装置。
IPC (4件):
H01L 21/8234
, H01L 27/088
, H01L 21/28
, H01L 21/027
FI (4件):
H01L 27/08 102 C
, H01L 21/28 D
, H01L 21/30 514 B
, H01L 21/30 518
Fターム (24件):
4M104AA01
, 4M104BB01
, 4M104CC05
, 4M104DD62
, 4M104DD71
, 4M104DD99
, 4M104EE03
, 4M104FF11
, 4M104FF40
, 4M104GG09
, 4M104GG14
, 4M104HH14
, 5F046AA25
, 5F046BA05
, 5F046DA13
, 5F048AA07
, 5F048AB10
, 5F048AC03
, 5F048BB01
, 5F048BC01
, 5F048BC18
, 5F048BD10
, 5F048BF15
, 5F048DA00
引用特許:
前のページに戻る