特許

J-GLOBAL ID：200903094647474810

半導体パッケ-ジの製造方法

発明者： 市村 茂樹 ,  坪松 良明 ,  井上 文男 ,  湯佐 正己
出願人/特許権者： 日立化成工業株式会社
代理人 (1件)： 若林 邦彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-019556
公開番号（公開出願番号）：特開平10-223795
出願日： 1997年02月03日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】 リフロ-時に発生する水蒸気による内部圧を貫通穴を利用して緩和し、パッケージクラックなどの不良を防止する信頼性の高い小型半導体パッケージの製造方法を提供する【解決手段】 ポリイミドボンディングシート1に、開口3及び貫通穴9を形成する。銅箔を接着後、インナー接続部及び展開配線2を形成する。フレーム状に打ち抜き、複数組のインナー接続部、展開配線、アウター接続部となる開口を形成した支持基板を準備する(図1a)。ウェハ-6の裏面にダイボンドフィルム4を接着し、所定の寸法にダイシングしてダイボンド材付チップを作製する(図1b)。絶縁性支持基板の半導体チップ搭載領域に、ダイボンド材付チップ6を接着し、半導体チップ電極とインナー接続部を電気的に接続し(図1c)、トランスファモールド金型に装填し、半導体封止用エポキシを用いて封止し(図1d)、アウター接続部となる開口部にはんだボール8を配置し溶融させ(図1e)、パンチにより個々のパッケージに分離し半導体パッケージを製造する(図1f)。

請求項（抜粋）：

A.絶縁性支持基板の一表面には複数組の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナ-接続部及び半導体チップ搭載領域部を有すものであり、前記絶縁性支持基板の前記半導体チップ搭載領域内であって前記配線のない箇所に、少なくとも1個の貫通穴が設けられた半導体パッケ-ジ用チップ支持基板を準備し、B.前記半導体チップ搭載箇所に、裏面に絶縁性のフィルム状接着剤が形成された半導体チップを搭載し、C.半導体チップ搭載後、チップの電極部と前記絶縁性支持基板のインナ-接続部を電気的に接続し、さらにチップ搭載面を封止材を用いて封止する工程を備える半導体パッケ-ジの製造方法。

IPC (3件)：

H01L 23/12 ,  H01L 21/52 ,  H01L 21/56

FI (3件)：

H01L 23/12 F ,  H01L 21/52 E ,  H01L 21/56 T

引用特許：

出願人引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平6-331917   出願人：ソニー株式会社
• 特開平4-256325
  
• 特開平3-046242