特許

J-GLOBAL ID：200903094854034200

半導体装置およびその製造方法

発明者： 末廣 信太郎 ,  須黒 恭一 ,  赤坂 泰志 ,  中嶋 一明 ,  飯島 匡
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-237733
公開番号（公開出願番号）：特開平7-235542
出願日： 1994年09月30日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】遅延時間を短縮できるMOSFETを提供すること。【構成】ゲート電極として、多結晶シリコン膜3と、窒素の面密度が8×1014cm-2未満の窒化シリコン膜6と、タングステン膜5との積層膜を用いる。

請求項（抜粋）：

シリコン膜と、このシリコン膜上に形成され、窒素とシリコンとを含み、前記窒素の面密度が8×1014cm-2未満の膜と、この膜上に形成された高融点金属膜とが積層してなる電極および配線の少なくとも一方を具備してなることを特徴とする半導体装置。

IPC (3件)：

H01L 21/3205 ,  H01L 29/43 ,  H01L 29/78

FI (3件)：

H01L 21/88 R ,  H01L 29/62 G ,  H01L 29/78 301 G

引用特許：

審査官引用 (3件)

• 特開昭63-204743
  
• 特開昭63-204743
  
• MIS型半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-168191   出願人：セイコーエプソン株式会社