特許

J-GLOBAL ID：200903094897139111

エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス

発明者： タウンセンド,ポール,エイチ.,3世 ,  フォレスター,ケネス,エル.
出願人/特許権者： ダウ グローバル テクノロジーズ インコーポレイティド
代理人 (4件)： 小林 浩 ,  片山 英二 ,  小林 純子 ,  大森 規雄
公報種別：公表公報
出願番号（国際出願番号）：特願2003-582804
公開番号（公開出願番号）：特表2005-522049
出願日： 2003年04月01日
公開日（公表日）： 2005年07月21日
要約：

半導体デバイス内部に少なくとも部分的なエアギャップを形成する方法であって、(a)デバイス形成の際に該デバイスの層1つ以上に犠牲ポリマー組成物を堆積する段階と、(b)2.2g/cm3より小さい密度を有する比較的非孔質で、有機で、ポリマー性の、絶縁性誘電体材料(ハードマスク)によりデバイスをコーティングする段階と、及び(c)分解生成物がハードマスク層1つ以上を少なくとも部分的に通って透過し、それによってデバイス内部に少なくとも部分的なエアギャップを形成するように、前記犠牲ポリマー組成物を分解する段階とを含む方法、及びそれによって得られるデバイス。

請求項（抜粋）：

半導体デバイス内部に少なくとも部分的なエアギャップを形成する方法であって、(a)デバイスの形成の間に該デバイスの層1つ以上に犠牲ポリマー組成物を堆積する段階と、(b)2.2g/cm3より小さい密度を有する比較的非孔質で、有機で、ポリマー性の、絶縁性誘電体材料(ハードマスク)により前記デバイスをコーティングする段階と、及び(c)分解生成物がハードマスク層1つ以上を少なくとも部分的に通って透過し、それによって前記デバイス内部に少なくとも部分的なエアギャップを形成するように、前記犠牲ポリマー組成物を分解する段階とを含む方法。

IPC (1件)：

H01L21/768

FI (3件)：

H01L21/90 N ,  H01L21/90 S ,  H01L21/90 P

Fターム (15件)：

5F033HH08 ,  5F033HH11 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ48 ,  5F033RR29 ,  5F033RR30 ,  5F033SS11 ,  5F033SS21 ,  5F033XX25 ,  5F033XX26 ,  5F033XX27

引用特許：

審査官引用 (1件)

• 超低静電容量配線のためのエアギャップを備える半導体装置の製造
  公報種別：公表公報   出願番号：特願平10-534649   出願人：ザビー.エフ.グッドリッチカンパニー