特許

J-GLOBAL ID：200903091098079450

超低静電容量配線のためのエアギャップを備える半導体装置の製造

発明者： コール、ポール・エイ ,  ザオ、キアン ,  アレン、スー・アン・ビズトラップ
出願人/特許権者： ザ ビー.エフ.グッドリッチ カンパニー
代理人 (1件)： 大島 正孝
公報種別：公表公報
出願番号（国際出願番号）：特願平10-534649
公開番号（公開出願番号）：特表2001-514798
出願日： 1998年01月21日
公開日（公表日）： 2001年09月11日
要約：

【要約】固体構造物内にそして特に半導体構造物内に空所(26)または複数の空所を形成して金属線の如き電気素子間の誘電接続を減少させる方法。その際、半導体構造物中の閉ざされた内部容積を占める犠牲材料(20)としてノルボルネン系ポリマーが用いられる。この犠牲材料(20)は1種またはそれ以上のガス状分解生成物に分解せしめられ、被覆層(24)を通して、好ましくは拡散により、除去される。犠牲物質の分解はノルボルネン系ポリマーによって以前に占められていた閉ざされた内部容積で空所(26)または複数の空所を残す。空所は電気リード間に配置されてそれらの間の誘電接続を最小限にする。

請求項（抜粋）：

半導体構造物中の閉ざされた内部容積を占めるために犠牲材料を使用し; 犠牲材料を1種またはそれ以上のガス状分解生成物に分解せしめ;そして 1種またはそれ以上のガス状分解生成物の少なくとも1つを、上記内部容積に隣接する少なくとも1つの固体層を通過することによって除去する、上記工程からなり、そして上記犠牲材料の分解はそれが以前に占めていた閉ざされた内部容積に空所を残しそして上記犠牲材料はノルボルネン系ポリマーからなる、半導体構造物内に空所を形成する方法。

IPC (6件)：

H01L 21/768 ,  C08F 32/00 ,  H01L 21/312 ,  H01L 21/56 ,  H01L 23/29 ,  H01L 23/31

FI (5件)：

C08F 32/00 ,  H01L 21/312 A ,  H01L 21/56 R ,  H01L 21/90 N ,  H01L 23/30 B

引用特許：

審査官引用 (3件)

• 金属導線の間に空隙を備えた半導体装置とその製造法
  公報種別：公開公報   出願番号：特願平7-128488   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-184282   出願人：日本電気株式会社
• 特開平4-063807
  

引用文献：

審査官引用 (1件)

• Reduced Capacitance Interconnect System using Decomposition of Air Gap Filler Material