特許

J-GLOBAL ID：200903094926113917

半導体記憶装置

発明者： 小島 和美 ,  内田 敏也
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-141368
公開番号（公開出願番号）：特開平10-334689
出願日： 1997年05月30日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】冗長判定回路の動作を高速化する。【解決手段】本発明は、メモリセルアレイと冗長メモリセルアレイとを有し、メモリセルアレイ内の不良セルが前記冗長メモリセルアレイ内のセルと置換される半導体記憶装置において、不良セルに対応する冗長アドレスが記録されるPROM回路と、起動時にPROM回路に記録された冗長アドレスのデータを保持する冗長アドレスデータ保持回路と、冗長アドレスデータ保持回路が保持するデータと外部から与えられるアドレスとを比較判定する冗長判定回路と、冗長判定回路の判定結果に応じて動作する前記メモリセルアレイ用のドライバ回路と冗長メモリセルアレイ用のドライバ回路とを有することを特徴とする。かかる構成の半導体記憶装置は、冗長判定回路に動作を遅くするPROM回路がないので、冗長判定回路の高速動作が実現できる。その結果、全体のアクセス時間を短くすることができる。

請求項（抜粋）：

内部状態を示すデータが記録されるPROM素子と、起動時に前記PROM素子が保持するデータを保持するデータ保持回路とを有することを特徴とする半導体集積回路。

IPC (2件)：

G11C 29/00 603 ,  G11C 11/401

FI (2件)：

G11C 29/00 603 G ,  G11C 11/34 371 D

引用特許：

審査官引用 (3件)

• 特開平3-083298
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-184256   出願人：富士通株式会社
• 特開平3-083298