特許

J-GLOBAL ID：200903094960554680

半導体集積回路装置

発明者： 新井 一博 ,  天野 伸平太 ,  太田 陽 ,  北川 嘉 ,  吉田 薫
出願人/特許権者： 株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-064118
公開番号（公開出願番号）：特開2007-243667
出願日： 2006年03月09日
公開日（公表日）： 2007年09月20日
要約：

【課題】様々なパルス発生仕様に柔軟に対応することが可能な半導体集積回路装置を提供する。【解決手段】例えば、外部クロック信号CLKのパルスを受けて、これよりも細いパルス幅を備えた基準パルス信号RPULを発生し、単位遅延ブロックDLYBKがリング状に接続されたディレイリング部DLYRG内でこのRPULを巡回させる。そして、各単位遅延ブロックDLYBK[1]〜[n]からの出力信号OUT[1]〜[n]を用いて、所定のパルス幅を備えた内部パルス信号IPULを連続して生成する。また、OUT[1]〜[n]の発生回数をカウントし、所定の回数となった際にストップ信号STPを発生する。STPは、DLYRGに供給され、RPULの巡回が停止する。これによって、IPULの発生回数が設定できる。【選択図】図1

請求項（抜粋）：

外部から入力される第1パルス信号を受けて、前記第1パルス信号のパルス幅よりも細いパルス幅を備えた基準パルス信号を生成する回路と、 リング状に接続された複数の遅延回路からなり、前記基準パルス信号が入力された際に、前記入力された前記基準パルス信号を前記複数の遅延回路を介しながら巡回させる遅延リング回路と、 前記基準パルス信号の巡回に伴い前記複数の遅延回路のそれぞれの出力から得られる複数位相のパルス信号を用いて、所望のパルス幅を備えた第2パルス信号を生成する回路とを有することを特徴とする半導体集積回路装置。

IPC (2件)：

H03K 5/135 ,  G11C 11/413

FI (2件)：

H03K5/135 ,  G11C11/34 J

Fターム (11件)：

5B015HH01 ,  5B015HH03 ,  5B015JJ24 ,  5B015KB84 ,  5B015NN03 ,  5B015QQ18 ,  5J001BB10 ,  5J001BB11 ,  5J001BB12 ,  5J001CC03 ,  5J001DD04

引用特許：

出願人引用 (2件)

• クロック信号遅延装置
  公報種別：公開公報   出願番号：特願平11-005028   出願人：エルジイ・セミコン・カンパニイ・リミテッド
• リングレジスタ制御型遅延固定ループ及びその制御方法
  公報種別：公開公報   出願番号：特願2001-245735   出願人：株式会社ハイニックスセミコンダクター