特許
J-GLOBAL ID：200903095101118556
容量素子付き回路基板
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-128200
公開番号（公開出願番号）：特開平9-312457
出願日： 1996年05月23日
公開日（公表日）： 1997年12月02日
要約：
【要約】【課題】絶縁基板上に所定の静電容量値の容量素子を確実に形成することができない。【解決手段】絶縁基板1上に薄膜回路配線2と薄膜容量素子3a、3bを形成して成る容量素子付き回路基板であって、前記薄膜容量素子3a、3bは下部電極層5と、該下部電極層5の上面及び少なくとも一つの側面に被着された誘電体層6と、該誘電体層6の表面に被着された上部電極層7とから成り、且つ誘電体層6と上部電極層7との間で、下部電極層5の上面と側面との角部に対向する領域に低誘電率の樹脂絶縁物9が介在されている。
請求項（抜粋）：
絶縁基板上に薄膜回路配線と薄膜容量素子を形成して成る容量素子付き回路基板であって、前記薄膜容量素子は下部電極層と、該下部電極層の上面及び少なくとも一つの側面に被着された誘電体層と、該誘電体層の表面に被着された上部電極層とから成り、且つ誘電体層と上部電極層との間で、下部電極層の上面と側面との角部に対向する領域に低誘電率の樹脂絶縁物が介在されていることを特徴とする容量素子付き回路基板。
IPC (3件)：
H05K 1/16
, H01G 4/33
, H01L 27/01 311
H05K 1/16 B
, H01L 27/01 311
, H01G 4/06 101
