特許

J-GLOBAL ID：200903095134033491

半導体チップ、マルチチップパッケージ,および半導体装置と、並びに、それを用いた電子機器

発明者： 梅津 一成 ,  黒沢 龍一
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-333491
公開番号（公開出願番号）：特開2001-156250
出願日： 1999年11月24日
公開日（公表日）： 2001年06月08日
要約：

【要約】【課題】 半導体チップの3次元実装が容易にできるとともに、電気的特性の劣化を最小にすることのでき、かつ、外形寸法が小さく製造が容易な半導体チップモジュール、マルチチップパッケージ,および半導体装置と、並びに、それを用いた電子機器を提供する。【解決手段】 半導体チップの電極個所にエッチングを施してV型あるいはピラミッド型形状のいずれかの溝を形成する。その溝部を切断して分割し、分割した半導体チップの溝の傾斜部に電極を形成し、かつ、チップの端面をほぼ直線状に揃えた構成としている。

請求項（抜粋）：

ウエハに予め設定された半導体チップの電極個所にエッチングを施してV型あるいはピラミッド型形状のいずれかの溝を形成するとともに、その溝部を切断して分割し、分割した半導体チップの溝の傾斜部に電極を形成したことを特徴とする半導体チップ。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/28

FI (2件)：

H01L 21/28 E ,  H01L 25/08 Z

Fターム (3件)：

4M104BB02 ,  4M104DD09 ,  4M104FF04

引用特許：

審査官引用 (3件)

• 特開昭63-276276
  
• 特開昭50-086272
  
• 半導体チツプの実装構造
  公報種別：公開公報   出願番号：特願平3-234307   出願人：富士通株式会社