半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-137152
公開番号（公開出願番号）：特開平9-320292
出願日： 1996年05月30日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】複数のセルアレイ・ブロック等の側面に配置される冗長メモリセル行の選択信号の配線数を低減してチップ面積を小さくする。【解決手段】置換アドレスプログラム回路0-0〜50-3に近い位置でこれら置換アドレスプログラム回路からの冗長選択信号XRD0〜XRD3をコード化して出力する冗長行エンコーダ7を設ける。ブロック制御部3-0〜3-3にこの冗長行エンコーダ7の出力信号RXDSを伝達する。部制御部3-0〜3-3で冗長行エンコーダ7の出力信号RXDSをデコードして冗長セルアレイ11-0〜11-3中の1行の冗長メモリセル行を選択する。【効果】ブロック制御部に伝達される冗長メモリセル行を選択するための信号配線数が低減される。

請求項（抜粋）：

複数のメモリセル行をそれぞれ含む複数のセルアレイ・ブロックと、これら複数のセルアレイブロック中に欠陥メモリセル行が存在するときこの欠陥メモリセル行のアドレスを記憶しておき入力された行アドレス信号のアドレス値がこの記憶しておいたアドレスと一致したとき活性レベルの冗長選択信号を出力する複数の置換アドレスプログラム回路と、複数の冗長メモリセル行と、前記複数の置換アドレスプログラム回路からの複数の冗長選択信号のうちに活性レベルの冗長選択信号があるとき前記複数の冗長メモリセル行のうちのこの活性レベルの冗長選択信号と対応する冗長メモリセル行を選択すると共に、前記複数のセルアレイ・ブロックのメモリセル行の選択を禁止する置換制御部とを有する半導体記憶装置であって、前記複数の冗長選択信号を前記複数の置換アドレスプログラム回路に近い位置でコード化して出力する冗長選択信号エンコーダを設け、前記置換制御部を、前記冗長選択信号エンコーダの出力信号をデコードして前記複数の冗長選択信号のうちの活性レベルと対応する冗長メモリセル行を選択する回路としたことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 301 , G11C 11/401

FI (2件)：

G11C 29/00 301 B , G11C 11/34 371 D

引用特許：

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-010916 出願人：松下電器産業株式会社

前のページに戻る