特許
J-GLOBAL ID：200903095264188330
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-182739
公開番号（公開出願番号）：特開2001-015676
出願日： 1999年06月29日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 メモリカードなどの記憶媒体に同世代における半導体素子を搭載した基板を多段に積み重ねることを可能として記憶容量を一挙に向上できる半導体装置を提供する。【解決手段】 厚みが50〜70μmの一枚のプリプレグ、又は厚みがその半分程度のプリプレグを少なくとも2枚以上重ねた構成された絶縁基板5に導電膜からなるスルーホール電極10やインナーリード11を含む配線パターンからなるプリント配線板19を形成し、この配線パターンおよびこの配線パターン上に形成されたレジスト膜12,14を含む領域の絶縁基板5の厚みが、前記スルーホール電極10の貫通方向の厚みと比べて同一か、僅かに小さくなるように構成している。この構成によりスルーホール電極10を介して薄型化したプリント配線板19を多段に積み重ねることが可能となり記憶容量が一挙に向上できる。
請求項（抜粋）：
絶縁性樹脂フィルムからなる基板上に配線導電膜とこの配線導電膜に電気的に接続されたスルーホール電極とがそれぞれ形成され、かつ配線導電膜上にレジスト膜が形成されたプリント配線板と、前記配線導電膜と電気的に接続されているとともに前記プリント配線板に形成された空洞部内に樹脂封止された半導体素子とを備え、前記配線導電膜やレジスト膜を含む領域の基板の厚みが、前記スルーホール電極の貫通方向の厚みと比べて同一か、僅かに小さくなるように構成したことを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
