特許

J-GLOBAL ID：200903095297499838

3層の誘電体層を有する半導体デバイス構造およびその製造方法

発明者： ロバート・ケネス・レイディー ,  ジェフリー・スコット・ミラー ,  ジョン・エイ・パトリック ,  ローズマリー・アン・プレヴィティ=ケリー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-096534
公開番号（公開出願番号）：特開平8-293554
出願日： 1996年04月18日
公開日（公表日）： 1996年11月05日
要約：

【要約】【課題】 半導体デバイス中の短絡を減少させる方法および構造を提供する。【解決手段】 半導体基板上に、第1絶縁体層、スピンオン・ガラス(SOG)層および上部の第2絶縁体層を含む3層のレベル間誘電体構造を形成する。第2の絶縁体層を付着させる前に、SOG層および第1絶縁体層を貫通する第1バイアをエッチして、半導体基板の一部を露出させる。導電性金属を第1バイア内に付着させ、平坦化して金属相互接続スタッドを形成する。化学機械的研磨(CMP)による平坦化中に形成された第1絶縁体層の表面欠陥はSOG層で充填され、覆われるため、金属は欠陥中に付着せず、短絡が非常に減少する。第2絶縁体層をSOG層およびスタッド末端上に付着させる。第2絶縁材料を通ってスタッド末端に達する第2バイアを形成し、この第2バイアは、後で導電性金属を付着して、半導体基板との電気的接続を行うのに使用できる。

請求項（抜粋）：

半導体デバイスを製造する方法であって、(a)その上に平坦化した第1絶縁体層を有し、前記第1絶縁体層上に上部表面を有するポリマー・フィルムを有する半導体基板を提供するステップと、(b)前記ポリマー・フィルムの前記上部表面から、前記ポリマー・フィルムと前記第1絶縁体層を通って垂直に延び、前記半導体基板の一部を露出させる第1バイアを形成するステップと、(c)前記第1バイアに導電性金属を付着させ、平坦化して、前記ポリマー・フィルムの前記上部表面と平面をなす末端を有する金属相互接続スタッドを形成するステップと、(d)第2絶縁材料を前記ポリマー・フィルムと前記金属相互接続スタッド末端の上に付着させて第2絶縁体層を形成するステップと、(e)前記金属相互接続スタッド末端を直接覆う前記第2絶縁体層の部分を除去して、前記第2絶縁体層を通って前記スタッド末端まで延びる第2バイアを形成するステップとを含む方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/304 321 ,  H01L 21/3205

FI (5件)：

H01L 21/90 J ,  H01L 21/304 321 S ,  H01L 21/88 K ,  H01L 21/90 C ,  H01L 21/90 A

引用特許：

審査官引用 (2件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-216007   出願人：富士通株式会社
• 特開平4-349647