特許

J-GLOBAL ID：200903095331801662

半導体装置の製造方法

発明者： 長島 直樹
出願人/特許権者： ソニー株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2001-164672
公開番号（公開出願番号）：特開2002-359244
出願日： 2001年05月31日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】 ダマシンプロセスにおいて均一な膜厚の配線を形成する。【解決手段】 配線溝3a、3bを形成した絶縁膜の上層に、研磨速度の異なる導電膜である窒化タンタル4、銅5a、銅5b、窒化タンタル6を積層し、かつ、銅5bの表面に、配線溝3aを除いたシリコン酸化膜2に形成した窒化タンタル4の表面高さと、配線溝3aの上層に形成する窒化タンタル6の表面高さが同じになるように窒化タンタル4、銅5a、銅5b、窒化タンタル6の膜厚を設定して形成した後に研磨する。

請求項（抜粋）：

配線を形成する半導体装置の製造方法において、絶縁膜に配線溝を形成して導体パターンを形成し、前記導体パターンの上に第1バリアメタル層および配線材層を形成し、前記導体パターンの凸部上前記第1バリアメタル層の表面高さと、前記導体パターンの凹部上第2バリアメタル層の表面高さとが同じになるように前記第2バリアメタル層を形成し、前記導体パターンの凸部上前記第2バリアメタル層を除去し、前記導体パターンの凸部上前記配線材層を除去し、前記導体パターンの凸部上前記第1バリアメタル層と前記導体パターンの凹部上前記第2バリアメタル層とを除去することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/304 622

FI (3件)：

H01L 21/304 622 X ,  H01L 21/88 K ,  H01L 21/88 M

Fターム (31件)：

5F033HH08 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033MM29 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ16 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033TT02 ,  5F033VV07 ,  5F033XX01 ,  5F033XX10 ,  5F033XX27

引用特許：

審査官引用 (3件)

• ディッシング及びエロージョンを低減させるための銅CMP方法
  公報種別：公開公報   出願番号：特願2000-147821   出願人：テキサスインスツルメンツインコーポレイテツド
• 化学的機械的平坦化
  公報種別：公開公報   出願番号：特願平5-105903   出願人：マイクロン・テクノロジー・インコーポレイテッド
• 集積回路平坦化方法
  公報種別：公開公報   出願番号：特願平6-091906   出願人：日本電信電話株式会社