特許

J-GLOBAL ID：200903095354586092

メモリ・デバイス

発明者： ヤスノブ・コサ ,  ハワード・シー・カーシュ ,  トーマス・エフ・マクネリー ,  フランク・ケルシー・ベイカー
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-341041
公開番号（公開出願番号）：特開平6-216344
出願日： 1993年12月10日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】 フローティング・ノード・キャパシタ201,202によって構成されるスタティック・ランダム・アクセス・メモリ・セルが開示される。【構成】 一つの実施例において、蓄積ノード17,18はフローティング・ノード・キャパシタ201,202の第1プレートとして働き、導電部材91はフローティング・ノード・キャパシタ201,202の第2プレートとして働く。導電部材91はまた第2プレートを互いに電気的に結合し、電気的に浮動にできる。別の実施例において、メモリ・デバイスは、複数のメモリ・セル121,122,123の第2プレートとして働く導電部材131を含む。導電部材91はまた第2プレートを互いに電気的に結合し、電気的に浮動するフローティング・ノードとして働く。

請求項（抜粋）：

スタティック・ランダム・アクセス・メモリ・セル(10)であって:第1キャパシタ部分(86)を有する第1蓄積ノード(17);第2キャパシタ部分(86)を有する第2蓄積ノード(18);第1プレートおよび第2プレートを有する第1キャパシタ(201);および、第1プレートおよび第2プレートを有する第2キャパシタ(202);によって構成され、前記メモリ・セル(10)は:前記第1蓄積ノード(17)の前記第1キャパシタ部分(86)が前記第1キャパシタの前記第1プレートとして働き;前記第2蓄積ノード(18)の前記第2キャパシタ部分(86)が前記第2キャパシタの前記第1プレートとして働き;および前記第1および第2キャパシタの前記第2プレート(92)が互いに電気的に結合されて、電気的に浮動するフローティング・ノードを形成するように;構成される、ことを特徴とするスタティック・ランダム・アクセス・メモリ・セル(10)。

引用特許：

審査官引用 (4件)

• 特開平1-144655
  
• 特開平2-144964
  
• 特開昭61-283161
  
• 半導体メモリ装置及びその製法
  公報種別：公開公報   出願番号：特願平3-333665   出願人：ソニー株式会社