特許
J-GLOBAL ID：200903095517884100

半導体素子

発明者：
棚本 哲史

棚本 哲史 について

, 
藤田 忍

藤田 忍 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-158957
公開番号（公開出願番号）：特開2000-150862
出願日： 1999年06月07日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 conrolled-NOT回路を汎用のSi-LSIと接続できる半導体素子において実現すること。【解決手段】 伝導体からなる0.1ミクロン以下の二つ以上の微細構造と、該微細構造と接合容量が0.1μF以下であるように電気的に接続されている一つ以上のゲート電極とを有し、一つ以上の該ゲート電極に特定の電圧を加えることにより、少なくとも二つの該微細構造内の電荷分布が変化する。
請求項（抜粋）：
伝導体からなる0.1ミクロン以下の二つ以上の微細構造と、該微細構造と接合容量が0.1μF以下であるように電気的に接続されている一つ以上のゲート電極とを有し、一つ以上の該ゲート電極に特定の電圧を加えることにより、少なくとも二つの該微細構造内の電荷分布が変化することを特徴とする半導体素子。
IPC (9件)：
H01L 29/66 ,  H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 27/115
FI (5件)：
H01L 29/66 ,  H01L 29/78 301 J ,  H01L 29/78 371 ,  H01L 29/80 H ,  H01L 27/10 434
Fターム (44件)：
5F001AA92 ,  5F001AB02 ,  5F001AB04 ,  5F001AB20 ,  5F001AC01 ,  5F001AD13 ,  5F001AD17 ,  5F001AD21 ,  5F001AD80 ,  5F001AF10 ,  5F040DC01 ,  5F040DC03 ,  5F040EA09 ,  5F040EB03 ,  5F040EC16 ,  5F040EF02 ,  5F040EK01 ,  5F040FC02 ,  5F040FC05 ,  5F040FC19 ,  5F083FZ10 ,  5F083HA06 ,  5F083JA33 ,  5F083JA36 ,  5F083PR34 ,  5F102FB10 ,  5F102GA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD10 ,  5F102GJ03 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GQ01 ,  5F102GQ03 ,  5F102GR16 ,  5F102GT01 ,  5F102GT03 ,  5F102GT05 ,  5F102GT08 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM