半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：佐野静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-031256
公開番号（公開出願番号）：特開2000-232350
出願日： 1999年02月09日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】データ信号を外部に出力しないとき、データ信号が入力される出力回路において、貫通電流をなくし、又、出力端子となるパッドに接続されるインターフェィスである出力回路のレイアウト面積が低減された半導体集積回路装置を提供することを目的とする。【解決手段】3Vの電源電圧によって、各回路素子が動作を行う出力制御回路6に、Lowのイネーブル信号が入力されたとき、データ信号の値にかかわらず、インバータ13及びバッファ14から、共にLowの信号が出力回路7に送出される。よって、イネーブル信号がLowとなり、ハイインピーダンスXzを出力端子8より出力するとき、CMOSで構成されるインバータ15及びバッファ16内のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタが同時に導通状態となることがないので、その貫通電流が流れることを防ぐことができる。

請求項（抜粋）：

第1の電源電圧によって動作を行うコントロール回路と、該コントロール回路で処理したデータ信号を第2の電源電圧に応じたデータ信号に変換して出力する出力回路と、出力回路からの信号を出力する出力端子とを有する半導体集積回路装置において、第1の電源電圧で動作を行い、前記コントロール回路より送出されるデータ信号と該データ信号を前記出力端子へ出力するか否かを制御するためのイネーブル信号に応じて前記出力回路からの出力を制御する出力制御回路を有するとともに、前記出力回路が、第2の電源電圧で動作を行う信号変換部と出力部とから構成され、前記出力部が、ソースに第2の電源電圧が印加されるとともにドレインが前記出力端子に接続されたPチャネルMOSトランジスタと、該PチャネルMOSトランジスタのドレインにドレインが接続されるとともにソースが接地されたNチャネルMOSトランジスタとを有し、前記信号変換部が、前記出力制御回路より送出される信号を第2の電源電圧に応じた信号に変換するとともに、変換した信号を前記PチャネルMOSトランジスタのゲート及び前記NチャネルMOSトランジスタのゲートに送出し、前記イネーブル信号によって前記データ信号を前記出力端子へ出力しないように制御されるとき、前記出力制御回路と前記信号変換部との間の信号は、共にLowとなることを特徴とする半導体集積回路装置。

Fターム (9件)：

5J056AA04 , 5J056BB19 , 5J056BB57 , 5J056CC00 , 5J056DD13 , 5J056DD29 , 5J056FF07 , 5J056FF08 , 5J056GG14

引用特許：

審査官引用 (5件)

出力バッファ回路
公報種別：公開公報出願番号：特願平9-089798 出願人：三菱電機株式会社
特開平3-173221
半導体集積回路
公報種別：公開公報出願番号：特願平6-257112 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

全件表示

前のページに戻る