特許
J-GLOBAL ID:200903095582369387
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-184038
公開番号(公開出願番号):特開平6-188385
出願日: 1993年07月26日
公開日(公表日): 1994年07月08日
要約:
【要約】【目的】 導電領域の表面積を増加させた構造および製造方法を提供する。【構成】 実質的に平坦な第1の表面粗度を有するシリコン基板1の表面にソース・ドレイン拡散領域3が形成される。ソース・ドレイン拡散領域3の表面を被覆するように第1の表面粗度よりも大きい第2の表面粗度を有する多結晶シリコン膜25が形成される。この多結晶シリコン膜25は、ソース・ドレイン拡散領域3の表面が露出するまでエッチング除去される。このエッチング除去によって、ソース・ドレイン拡散領域3の表面が第2の表面粗度を有する。
請求項(抜粋):
第1の表面粗度をもった主表面を有する半導体基板と、前記半導体基板の主表面に形成され、前記第1の表面粗度よりも大きい第2の表面粗度をもった表面部分を有する導電領域と、前記導電領域上に形成され、第2の表面粗度をもった前記表面部分に通ずる開孔を有する絶縁層と、前記絶縁層の前記開孔の側壁上に形成された導電層と、第2の表面粗度を有する前記導電領域の表面部分と接するように形成され、かつ前記導電層を形成する材料とは異なる導電材料からなる配線層とを備えた、半導体装置の配線構造。
IPC (4件):
H01L 27/108
, H01L 21/3205
, H01L 27/04
, H01L 21/90
FI (3件):
H01L 27/10 325 D
, H01L 21/88 Q
, H01L 27/10 325 M
引用特許:
審査官引用 (4件)
-
特開平3-280532
-
特開昭57-064927
-
特開平3-292726
-
MIS型半導体記憶装置
公報種別:公開公報
出願番号:特願平3-354350
出願人:山口日本電気株式会社
全件表示
前のページに戻る