特許
J-GLOBAL ID：200903095733905863
PLA・DAC回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-167666
公開番号（公開出願番号）：特開平10-013235
出願日： 1996年06月27日
公開日（公表日）： 1998年01月16日
要約：
【要約】【課題】PLA・DAC回路において、テスト機能を実現するために、PLAの設定の仕方に依存いない出力特性の出力を可能にすることにある。【解決手段】入力端子INにテスト端子TESTを付加し、通常のデジタル信号とテスト信号の組合わせを論理回路1で判定する。また、PLA2と定電流源回路6間にテスト時に機能するスイッチ回路5を設け、このスイッチ回路5を論理回路1より制御する。このため、通常状態では、PLA2をDAC回路のROMとして機能させ、テスト時にはスイッチ回路5を動作させることによりスルーさせることができる。したがって、テストモード時は、PLA2の設定の如何にかかわらず、各電流源I1〜I3の出力を一意的に制御できる。
請求項（抜粋）：
入力端子からのデジタル信号により各セルを指定されるプログラマブル・ロジック・アレイと、前記プログラマブル・ロジック・アレイへの電流を供給する複数の電流源からなる電流源回路と、前記プログラマブル・ロジック・アレイで変換されたアナログ信号を出力端子に供給する第1のスイッチ回路とを備え、前記プログラマブル・ロジック・アレイでは前記複数の電流源のうち使用する電流源を選択し且つ選択する電流源を複数通りに設定できるPLA・DAC回路において、テスト端子を加えた入力端子と、前記テスト端子を加えた入力端子および前記プログラマブル・ロジック・アレイ間に接続し、前記デジタル信号およびテスト信号の組合わせ論理をとる論理回路と、前記テスト信号に基き前記電流源回路における前記複数の電流源を選択する第2のスイッチ回路とを有し、通常状態では前記プログラマブル・ロジック・アレイがデジタル・アナログ変換を行って選択した電流を出力し、テストモード時は前記第2のスイッチ回路を動作させて前記複数の電流源の各々を制御し、前記プログラマブル・ロジック・アレイの設定に依存しない電流を出力することを特徴とするPLA・DAC回路。
IPC (5件)：
H03M 1/74
, G01R 31/00
, G01R 31/28
, H03K 19/00
, H03K 19/177
H03M 1/74
, G01R 31/00
, H03K 19/00 B
, H03K 19/177
, G01R 31/28 V
