特許
J-GLOBAL ID：200903095762817329

電子部品の製造方法

発明者：
佐藤 恒

佐藤 恒 について

, 
伊藤 隆

伊藤 隆 について

, 
林 桂

林 桂 について

, 
長澤 忠

長澤 忠 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2001-379149
公開番号（公開出願番号）：特開2003-178930
出願日： 2001年12月12日
公開日（公表日）： 2003年06月27日
要約：
【要約】【課題】 本発明は、工程を大幅に短縮できるとともに、内部電極とビアホール導体の電気的接続が良好であり、且つ微小なビアホール導体が形成可能である多層セラミック電子部品のビアホール導体形成方法及びそれを用いたコンデンサを提供する。【解決手段】 本発明の電子部品10の製造方法は、バインダ樹脂を含むセラミックグリーンシート20を積層するとともに、セラミックグリーンシート20間に内部電極3、4を配置した誘電体ブロック1に400nm以下の波長のレーザ光を照射することによって積層方向に貫通するとともに、一方側の開口径と他方側の開口径が異なる貫通孔15、16を形成し、且つ貫通孔15、16に導電性ペーストを充填してなる。
請求項（抜粋）：
バインダ樹脂を含むセラミックグリーンシートを用意する工程と、前記セラミックグリーンシート上に配線パターンとなる導体膜を形成する工程と、前記導体膜が形成されたセラミックグリーンシートを複数積層して積層体を形成する工程と、前記積層体上の所定位置に、波長が400nm以下のレーザ光を照射して前記照射位置に貫通孔前駆体を形成する工程と、前記貫通孔前駆体を除去して、前記積層体の積層方向に貫通孔を形成する工程と、前記貫通孔に導電性ペーストを充填する工程と、前記積層体を焼成する工程とを有する電子部品の製造方法であって、前記貫通孔の一方側の開口径と他方側の開口径を異ならせたことを特徴とする電子部品の製造方法。
Fターム (13件)：
5E082AA01 ,  5E082AB03 ,  5E082BC38 ,  5E082EE04 ,  5E082EE35 ,  5E082FG06 ,  5E082FG26 ,  5E082JJ15 ,  5E082JJ23 ,  5E082LL01 ,  5E082LL02 ,  5E082MM05 ,  5E082PP09
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM