特許
J-GLOBAL ID:200903095788501486
半導体電子装置
発明者:
出願人/特許権者:
代理人 (3件):
岩橋 文雄
, 坂口 智康
, 内藤 浩樹
公報種別:公開公報
出願番号(国際出願番号):特願2004-368800
公開番号(公開出願番号):特開2006-179546
出願日: 2004年12月21日
公開日(公表日): 2006年07月06日
要約:
【課題】ELO(Epitaxial Lateral Over Growth)を用いる半導体装置において、選択マスク材料からSiの拡散を抑えつつ高純度のGaNを成長させて、高耐圧特性を有する半導体素子を実現する。【解決手段】単結晶基板101上に選択的に形成されたSiO2マスク103とGaN層104、106が順次形成された構造であって、SiO2マスク103の誘電率がGaN層104より低く、さらにGaN層104とGaN層106との間にAlGaN層105が挿入された構成とする。【選択図】図2
請求項(抜粋):
基板と、前記基板上に選択的に形成されかつSiを含有しないマスク層と、前記マスク層を含む基板上に形成されたIII族窒化物半導体層とを有することを特徴とする半導体電子装置。
IPC (6件):
H01L 29/812
, H01L 29/778
, H01L 21/338
, H01L 21/205
, H01L 29/872
, H01L 29/47
FI (4件):
H01L29/80 H
, H01L21/205
, H01L29/80 Q
, H01L29/48 F
Fターム (28件):
4M104AA04
, 4M104AA07
, 4M104FF31
, 4M104GG03
, 4M104GG06
, 4M104GG12
, 5F045AB09
, 5F045AB14
, 5F045AB17
, 5F045BB12
, 5F045DA53
, 5F045DA67
, 5F045DB01
, 5F045DB06
, 5F102FA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM07
, 5F102GM08
, 5F102GQ01
, 5F102HC01
引用特許:
前のページに戻る