特許
J-GLOBAL ID:200903095808579304
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
特許業務法人明成国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2002-196731
公開番号(公開出願番号):特開2004-039946
出願日: 2002年07月05日
公開日(公表日): 2004年02月05日
要約:
【課題】SiC半導体を用いたMOS構造を有する半導体装置において、酸化膜との界面における界面準位密度を低くする。【解決手段】CVDによりSiH4,N2の混合ガスを用いて1050〜1250°Cで、SiCエピタキシャル層104の上に、Siをエピタキシャル成長させて、Siエピタキシャル層106を膜厚数十〜数百nm形成する。酸素雰囲気中において、1000〜1250°Cで、Siエピタキシャル層106を100nm以下、好ましくは、1〜5nm残すように、Siエピタキシャル層106の上層部を熱酸化して、SiO2膜108を形成する。【選択図】 図1
請求項(抜粋):
半導体装置を製造する方法であって、
(a)炭化ケイ素層を用意する工程と、
(b)前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、ケイ素エピタキシャル層を形成する工程と、
(c)前記ケイ素エピタキシャル層の上層部を酸化する工程と、
を備える半導体装置の製造方法。
IPC (2件):
FI (7件):
H01L29/78 652T
, H01L29/78 658A
, H01L29/78 658E
, H01L29/78 658G
, H01L29/78 658F
, H01L29/78 301B
, H01L29/78 301G
Fターム (14件):
5F140AA01
, 5F140AA19
, 5F140AA30
, 5F140AC21
, 5F140AC23
, 5F140BA01
, 5F140BA02
, 5F140BA16
, 5F140BC12
, 5F140BE07
, 5F140BE17
, 5F140BF04
, 5F140BF05
, 5F140BG30
引用特許:
前のページに戻る