特許
J-GLOBAL ID:200903095876966880
表示装置および表示装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願2006-306853
公開番号(公開出願番号):特開2008-124266
出願日: 2006年11月13日
公開日(公表日): 2008年05月29日
要約:
【課題】 半導体層がアモルファス半導体のMISトランジスタと、半導体層が多結晶半導体のMISトランジスタが形成された表示装置において、各MISトランジスタをボトムゲート構造にしたときに多結晶半導体でなる半導体層の結晶性をよくする。【解決手段】 基板の第1の領域に形成された第1のMISトランジスタ、および前記第1の領域とは異なる第2の領域に形成された第2のMISトランジスタは、それぞれ、前記基板と前記半導体層の間にゲート電極を有し、前記第1のMISトランジスタは、前記半導体層がアモルファス半導体でなり、前記第2のMISトランジスタは、前記半導体層が多結晶半導体でなり、前記第2のMISトランジスタのゲート電極は、前記第1のMISトランジスタのゲート電極よりも薄い表示装置。【選択図】 図4(c)
請求項(抜粋):
基板の上に導電層、絶縁層、および半導体層を積層して形成されたMISトランジスタを有する表示装置であって、
前記基板の第1の領域に形成された第1のMISトランジスタ、および前記第1の領域とは異なる第2の領域に形成された第2のMISトランジスタは、それぞれ、前記基板と前記半導体層の間にゲート電極を有し、
前記第1のMISトランジスタは、前記半導体層がアモルファス半導体でなり、前記第2のMISトランジスタは、前記半導体層が多結晶半導体でなり、
前記第2のMISトランジスタのゲート電極は、前記第1のMISトランジスタのゲート電極よりも薄いことを特徴とする表示装置。
IPC (8件):
H01L 29/786
, H01L 27/08
, H01L 21/823
, H01L 27/088
, H01L 21/336
, H01L 21/20
, G02F 1/136
, G02F 1/134
FI (10件):
H01L29/78 612B
, H01L27/08 331E
, H01L27/08 102C
, H01L29/78 618Z
, H01L29/78 617L
, H01L29/78 617M
, H01L21/20
, G02F1/1368
, G02F1/1345
, H01L29/78 627G
Fターム (58件):
2H092GA59
, 2H092JA26
, 2H092JA28
, 2H092KA04
, 2H092KA05
, 2H092MA30
, 2H092NA13
, 2H092NA27
, 2H092NA29
, 5F048AB10
, 5F048AC01
, 5F048BA16
, 5F048BB01
, 5F048BB09
, 5F048BB10
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F048BC15
, 5F048BC16
, 5F110AA16
, 5F110AA26
, 5F110BB02
, 5F110CC08
, 5F110DD02
, 5F110DD14
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG35
, 5F110HJ01
, 5F110HJ13
, 5F110NN78
, 5F110PP03
, 5F110PP05
, 5F110PP06
, 5F110PP23
, 5F110PP35
, 5F110QQ01
, 5F152AA02
, 5F152AA06
, 5F152BB02
, 5F152BB03
, 5F152CC02
, 5F152CD14
, 5F152CD17
, 5F152CE05
, 5F152CE43
, 5F152FF03
, 5F152FF28
, 5F152FF30
, 5F152FG01
, 5F152FH03
, 5F152FH08
引用特許:
前のページに戻る