特許

J-GLOBAL ID：200903096024108301

スプリットゲートとソース側注入を用いたEEPROM

発明者： グテルマン、ダニエル・シー ,  サマチーサ、ゲオルギ ,  フォング、ユーピン・ケイ ,  ハラリー、エリヤフ
出願人/特許権者： サンディスク・コーポレイション
代理人 (1件)： 大島 陽一
公報種別：公表公報
出願番号（国際出願番号）：特願平9-530947
公開番号（公開出願番号）：特表平11-504768
出願日： 1997年01月29日
公開日（公表日）： 1999年04月27日
要約：

【要約】セクタとして形成されたメモリアレイを備えた半導体EPRONセル(101)であって、各セクタは、単一の列、若しくはその制御ゲート(108)が共通に接続された列の群として形成されている。

請求項（抜粋）：

メモリ構造であって、 第1の導電型のソース領域と、 前記第1の導電型のドレイン領域と、 前記ソース領域に隣接して配置された、前記第1の導電型とは相異なる第2の導電型の第1のチャネル領域と、 前記トレイン領域に隣接して配置された、前記第1の導電型とは相異なる前記第2の導電型第2のチャネル領域と、 前記第1のチャネル領域と前記第2のチャネル領域との間に配置された、前記第2の導電型の伝達チャネル領域と、 前記第1のチャネル領域の上に配置された第1のフローティングゲートと、 前記第2のチャネル領域の上に配置された第2のフローティングゲートと、 前記第1のフローティングゲートに対応するステアリング素子として働く、前記第1のフローティングゲートの上に配置された第1のコントロールゲートと、 前記第2のフローティングゲートに対応するステアリング素子として働く、前記第2のフローティングゲートの上に配置された第2のコントロールゲートと、 アクセストランジスタのコントロールゲートとして働く、前記伝達チャネル領域の上に配置されかつ前記第1のコントロールゲート及び前記第2のコントロールゲートの少なくとも一部の上に配置された第3のコントロールゲートと、 前記第1のフローティングゲートと前記第3のコントロールゲートとの間に形成された、前記第1のフローティングゲートのエッジ、側壁、上部エッジの隅部、上部の一部、及び底部の一部のうちの1つ若しくは複数を含む第1のトンネルゾーン、 前記第2のフローティングゲートと、前記第3のコントロールゲートとの間に形成された、前記第2のフローティングゲートのエッジ、側壁、上部エッジの隅部、上部の一部、及び底部の一部のうちの1つ若しくは複数を含む第2のトンネルゾーンとを有することを特徴とするメモリ構造。

IPC (6件)：

H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 434 ,  H01L 29/78 371 ,  G11C 17/00 641 ,  G11C 17/00 621 A ,  G11C 17/00 611 A

引用特許：

審査官引用 (4件)

• 特開平2-110978
  
• 特表平7-508859
  
• 特開平2-218158
  
• 誘電体の厚さが一様でない電気的消去及びプログラム可能な読取専用記憶装置
  公報種別：公表公報   出願番号：特願平9-504276   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ