特許
J-GLOBAL ID:200903096058408916

セパレータおよびその製造方法ならびに蓄電素子

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2002-174551
公開番号(公開出願番号):特開2004-022295
出願日: 2002年06月14日
公開日(公表日): 2004年01月22日
要約:
【課題】過充電防止機能の安定性に優れたセパレータおよびその製造方法、ならびにそのセパレータを用いて構成された蓄電素子を提供する。【解決手段】導電性高分子に対する親和性を向上させる表面処理が施された多孔質基材に、導電性高分子の溶液を含浸・乾燥させて、導電性高分子が保持されたセパレータを得る。その多孔質基材は、絶縁性高分子材料を主体とする多孔質コア(ポリエチレン製不織布等)の表面に高極性樹脂材料(塩素化ポリプロピレン等)を被覆してなる。また、少なくとも一種は導電性高分子である二種以上の高分子を含む溶液からフィルムを形成し、そのフィルムから導電性高分子以外の少なくとも一種の高分子を除去することによりフィルムに細孔を形成し、導電性高分子材料を構造主体とする多孔質セパレータを得る。【選択図】 なし
請求項(抜粋):
多孔質基材に導電性高分子が保持されたセパレータを製造する方法であって、 絶縁性高分子材料を主体とする多孔質基材であって前記導電性高分子との親和性を向上させる表面処理が施された多孔質基材を用意する工程と、 前記多孔質基材に前記導電性高分子を含む溶液を含浸させる工程と、 その含浸された溶液から溶媒を除去する工程とを備えるセパレータの製造方法。
IPC (2件):
H01M2/14 ,  H01M10/40
FI (2件):
H01M2/14 ,  H01M10/40 Z
Fターム (16件):
5H021BB12 ,  5H021BB13 ,  5H021EE01 ,  5H021EE31 ,  5H029AJ12 ,  5H029AK03 ,  5H029AL08 ,  5H029AM03 ,  5H029AM05 ,  5H029CJ08 ,  5H029CJ12 ,  5H029CJ21 ,  5H029CJ23 ,  5H029DJ04 ,  5H029DJ13 ,  5H029EJ13
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る