特許
J-GLOBAL ID:200903096071523422
フェイル-ファースト、フェイル-ファンクショナル、フォルトトレラント・マルチプロセッサ・システム
発明者:
,
,
,
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
中村 稔 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-145552
公開番号(公開出願番号):特開平9-244906
出願日: 1996年06月07日
公開日(公表日): 1997年09月19日
要約:
【要約】 (修正有)【課題】 プロセッサの誤り検査を、インターフェイスの地点で、性能に影響を及ぼさないように実行する。【解決手段】 マルチプロセッサ・システムの一つのデュプレックス・ペアであるサブプロセッサシステム10A,10Bにはルータ14A,14Bが接続され、ルータにはI/Oパケット・インターフェイス16A,16Bが接続される。メッセージ・パケットはルータによって複写されペアの両方の同期が確実となるような方法で送付される。I/O素子から発行される割込みは他の情報転送と同じくメッセージ・パケットによって割込みの原因の情報を含んで伝達されるため、割込みのCRCによる保護ができ、CPU側から原因の決定をすることが不要になる。I/Oを通して送られるメッセージ・パケットはオリジネータや宛先の情報を有しており、受信CPUはそのメモリへのアクセスを許可している外部のソースをアクセス妥当性検査及び変換(AVT)表により参照して、アクセスが許容されるかどうか検査する。
請求項(抜粋):
第2の処理素子で発生している状態を第1の処理素子に知らせる型の割込みを送付する方法であって、前記状態を表わす情報を含みかつ前記第2の処理素子を識別するマルチ・ビット割込みメッセージを含む、それらの間でマルチ・ビット・メッセージを通信するために前記第1及び第2の処理素子を互いに結合し、前記第2の処理素子が前記状態の発生に注意し、かつ前記発生を表わす割込みメッセージを生成すべく動作し、検査のために前記第1の処理素子で前記割込みメッセージを受信する段階を具備することを特徴とする方法。
IPC (4件):
G06F 9/46 360
, G06F 13/14 310
, G06F 15/16 470
, G06F 15/16
FI (4件):
G06F 9/46 360 A
, G06F 13/14 310 E
, G06F 15/16 470 E
, G06F 15/16 470 J
引用特許:
審査官引用 (2件)
-
多重処理システム用のスケーラブル・システム割込み構造
公報種別:公開公報
出願番号:特願平6-187961
出願人:インターナショナル・ビジネス・マシーンズ・コーポレイション
-
並列計算機
公報種別:公開公報
出願番号:特願平3-241094
出願人:株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
前のページに戻る