特許
J-GLOBAL ID:200903096108226750

埋込材およびこの埋込材を用いた半導体集積回路の製造方法

発明者:
出願人/特許権者:
代理人 (2件): 宮田 金雄 ,  高瀬 彌平
公報種別:公開公報
出願番号(国際出願番号):特願2003-033316
公開番号(公開出願番号):特開2004-165595
出願日: 2003年02月12日
公開日(公表日): 2004年06月10日
要約:
【課題】埋込材で埋めたビアホールを、プラズマエッチングにより前記ビアホールより幅が広い凹部を形成しても、ビアホールの開口部の周囲にデポジションを発生させず、信頼性の高い半導体集積回路を実現できる埋込材を得ること。【解決手段】埋込材に、繰り返し単位が下記の式(1)で表される重合体を用いる。【化1】(式中、R1は水素原子、フッ素原子、塩素原子、臭素原子またはメチル基、R2は水素原子、炭素数1〜3のアルキル基または水素原子がフッ素原子、塩素原子、臭素原子のうちの少なくとも一つの原子で置換された炭素数1〜4のアルキル基、Xは-C(=O)O-基または-S(=O)2O-基である。)【選択図】 なし
請求項(抜粋):
絶縁膜のビアホール部にプラズマエッチングにより前記ビアホールより幅が広い凹部を形成する時に、前もって前記ビアホールを埋める埋込材であって、繰り返し単位が下記の式(1)で表される重合体からなる埋込材。
IPC (4件):
H01L21/768 ,  C08F20/22 ,  C08L33/04 ,  C08L63/00
FI (4件):
H01L21/90 A ,  C08F20/22 ,  C08L33/04 ,  C08L63/00 A
Fターム (55件):
4J002BG04W ,  4J002BG08W ,  4J002CD00X ,  4J002GQ00 ,  4J100AL08P ,  4J100AL24P ,  4J100AL26P ,  4J100AL62Q ,  4J100AL63Q ,  4J100BB18P ,  4J100CA01 ,  4J100CA04 ,  4J100JA43 ,  4J100JA44 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK01 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ01 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033QQ92 ,  5F033QQ96 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR21 ,  5F033RR23 ,  5F033SS08 ,  5F033SS11 ,  5F033WW00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX04 ,  5F033XX09 ,  5F033XX10
引用特許:
審査官引用 (2件)

前のページに戻る