特許
J-GLOBAL ID:200903096112261063
電子遮断装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
有賀 正光
公報種別:公開公報
出願番号(国際出願番号):特願2004-237011
公開番号(公開出願番号):特開2006-060275
出願日: 2004年08月17日
公開日(公表日): 2006年03月02日
要約:
【課題】 半導体素子からなる開閉回路を備えた電子遮断装置において、地絡事故や短絡事故が発生したとき、短時間で給電路を遮断すること。【解決手段】 主開閉回路22のIGBT1,2は、逆方向に直列に接続し、両IGBTのゲートは、共通に接続してある。またIGBT1,2には、夫々ダイオードD1,D2を逆極性になるように接続してある。IGBT1,2は、主制御回路24からゲートGへゲート電圧が送られている間導通し、ゲート電圧が停止すると非導通になる。変流器CT1は、地絡電流を検出し、変流器CT2は、短絡電流を検出する。主制御回路24は、変流器CT1,2の検出電流を設定値と比較して、設定値を超えると、IGBT1,2のゲートGへ送出しているゲート電圧を停止する。そのとき主開閉回路22は、給電路を遮断する。【選択図】 図1
請求項(抜粋):
給電路を開閉する主開閉回路、給電路の電流を検出する電流センサ、及び電流センサの検出電流を設定値と比較して前記主開閉回路の開閉を制御する主制御回路を備え、
前記主開閉回路は、2個のFET又はFETの複合素子を逆向きに直列に接続し、各FET又はFETの複合素子に、夫々ダイオードを逆極性となるように並列に接続し、2個のFET又はFETの複合素子のゲートは前記主制御回路に接続してあることを特徴とする電子遮断装置。
IPC (5件):
H03K 17/08
, H02H 3/08
, H02H 3/16
, H03K 17/687
, H03K 17/56
FI (6件):
H03K17/08 C
, H03K17/08 Z
, H02H3/08 D
, H02H3/16 B
, H03K17/687 A
, H03K17/56 Z
Fターム (19件):
5G004AA01
, 5G004AB02
, 5G004BA01
, 5G004BA03
, 5G004DA01
, 5G004DC14
, 5G004EA01
, 5J055AX31
, 5J055BX16
, 5J055CX07
, 5J055DX09
, 5J055DX12
, 5J055DX71
, 5J055DX84
, 5J055EY12
, 5J055FX04
, 5J055FX31
, 5J055GX02
, 5J055GX05
引用特許:
出願人引用 (2件)
-
サイリスタ開閉器
公報種別:公開公報
出願番号:特願平3-305879
出願人:三菱電機株式会社
-
半導体遮断器の過電流保護装置
公報種別:公開公報
出願番号:特願平9-146964
出願人:株式会社四国総合研究所, 株式会社明電舎
審査官引用 (5件)
-
特表平5-506120
-
特開昭55-143837
-
特開昭52-101451
-
特開昭55-092522
-
特表平7-504776
全件表示
前のページに戻る