特許
J-GLOBAL ID：200903096251309437
多層構造半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高島 一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-243120
公開番号（公開出願番号）：特開平7-106509
出願日： 1993年09月29日
公開日（公表日）： 1995年04月21日
要約：
【要約】【構成】 絶縁性基材3に設けられた凹部5に半導体素子Sを搭載した半導体装置Hを、外部基板1上に2以上に積層してなる多層構造半導体装置Tであって、絶縁性基材3内に設けられた電気的導通路D1,D2,D3,D4の1つまたは2以上を介して、各半導体装置の半導体素子と外部基板の端子とをそれぞれ導通されてなるものである。【効果】 凹部に半導体素子を収納した薄型の半導体装置を積層しているので、多種多様の半導体素子を三次元的に高密度に実装できる。また、電気的導通路に導体回路をかませ、また、導体回路を多層化させているので、電気的導通路を高密度にアレイ状に形成でき、半導体素子配線のファインピッチ化に十分に対応可能である。さらに、半導体装置の電気的導通路の先端をバンプ電極としているので、半導体素子と電気的導通路、半導体装置間または半導体装置と外部基板間との電気的接続がより確実になる。
請求項（抜粋）：
絶縁性基材に設けられた凹部に半導体素子を搭載した半導体装置を、外部基板上に2以上積層してなる多層構造半導体装置であって、絶縁性基材内に設けられた電気的導通路を介して、各半導体装置の半導体素子と外部基板の端子とをそれぞれ導通されてなる多層構造半導体装置。
IPC (5件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 25/10
, H01L 25/11
H01L 25/08 Z
, H01L 25/14 Z
