特許

J-GLOBAL ID：200903096298480916

薄膜トランジスタとその製造方法

発明者： 前田 茂伸
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-159100
公開番号（公開出願番号）：特開2003-318200
出願日： 1995年07月03日
公開日（公表日）： 2003年11月07日
要約：

【要約】【課題】 TFTのしきい値電圧Vthのばらつきを抑制する。【解決手段】 ゲート絶縁膜を形成した後に水洗を行い、一定の放置時間の経過後にチャネルポリシリコンを形成した場合のTFTのVthは、放置時間が1時間を超えたあたりから急激に上昇し、しかもそのばらつきが増大する。TFTのゲート絶縁膜上の不純物(例えばボロン)は一旦水洗によって洗い流されるが、水洗後、時間が経過すると大気中から再度ボロンなどの不純物が付着するためである。水洗後300時間程経過したTFTでは、チャネルポリシリコンのボロン濃度の、同一チップ内での濃度差(面内のチャネルボロン濃度差)が3×1018/cm2程度であったが、水洗後1時間程経過したTFTではそれが1×1018/cm2程度に減少している。

請求項（抜粋）：

同一のチップ内に複数形成され、その各々がゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネルポリシリコンとを備え、前記チップ内において、お互いの前記チャネルポリシリコン中の不純物濃度のばらつきが1×1018/cm3以下である薄膜トランジスタ。

IPC (2件)：

H01L 21/336 ,  H01L 29/786

FI (2件)：

H01L 29/78 618 A ,  H01L 29/78 618 F

Fターム (8件)：

5F110AA07 ,  5F110AA30 ,  5F110CC07 ,  5F110GG02 ,  5F110GG13 ,  5F110GG34 ,  5F110GG42 ,  5F110GG57

引用特許：

出願人引用 (2件)

• 薄膜トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平4-076243   出願人：ソニー株式会社
• 特開平04-129275号公報
  

審査官引用 (1件)

• 薄膜状絶縁ゲイト型半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平5-220594   出願人：株式会社半導体エネルギー研究所