特許
J-GLOBAL ID：200903096304938660

半導体記憶装置

発明者：
沖崎 真継

沖崎 真継 について


出願人/特許権者：
日本電気アイシーマイコンシステム株式会社

日本電気アイシーマイコンシステム株式会社 について


代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-019831
公開番号（公開出願番号）：特開2000-222877
出願日： 1999年01月28日
公開日（公表日）： 2000年08月11日
要約：
【要約】【課題】 クロック信号とは非同期に入力されるDQSに同期してデータを取り込み、データ書き込みを高速化する。【解決手段】 入力端子32からのライトコマンドが初段2、コマンドデコーダ3を介してDQSカウンタ11、DQS制御回路12に供給されると、DQS制御回路12は初段6をイネーブルにし、内部DQSをイネーブルにし、DQSカウンタ11は内部DQSのクロッキング数のカウントを開始し、DIN取り込み回路9は、内部DQSの立ち上がりと立ち下がりに同期してデータを取り込み、内部クロック発生回路8からのCLKに同期したWrite用内部クロックに同期してメモリ内部10に供給される。DQSカウンタ11によるカウント数がバースト長の半分の回数に達すると、DQS制御回路12は初段6を介して内部DQSをローレベルに固定し、DIN取り込み回路9によるデータの取り込みを停止させる。
請求項（抜粋）：
クロック信号を入力するクロック信号入力手段と、コマンドを入力するコマンド入力手段と、データを取り込むための同期信号を入力する同期信号入力手段と、前記同期信号入力手段によって入力された前記同期信号に同期して、前記データを取り込む取り込み手段と、前記データを記憶する記憶手段と、前記コマンド入力手段により、前記データの前記記憶手段への書き込みを指示するライトコマンドが入力されたときから、所定の期間だけ、前記同期信号入力手段から前記取り込み手段に供給される前記同期信号をイネーブルにし、前記取り込み手段による前記データの取り込みが可能となるように制御する制御手段と、前記取り込み手段によって取り込まれた前記データを、前記クロック信号入力手段によって入力された前記クロック信号に同期して、前記記憶手段に供給する供給手段とを備えることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 11/407 ,  G11C 7/00 312
FI (3件)：
G11C 11/34 362 S ,  G11C 7/00 312 Z ,  G11C 11/34 354 C
Fターム (5件)：
5B024AA15 ,  5B024BA21 ,  5B024BA29 ,  5B024CA11 ,  5B024CA27
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM