演算システム

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：木村満
公報種別：公開公報
出願番号（国際出願番号）：特願2002-060515
公開番号（公開出願番号）：特開2003-029969
出願日： 2002年03月06日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】汎用のCPUを用いることなく、複数のプログラムモジュールからなる大規模プログラムの実行をハードウェアで直接的に実現する。【解決手段】ゲートアレイ42は、FPGAデータメモリ41に記憶されたFPGAデータモジュールに従ってゲート回路42a間の論理構成がなされ、ハードウェア的に演算を行う。FPGAデータメモリ41に記憶されたモジュールが他のモジュールを呼び出すものであることが呼び出し検出部43によって検出されると、フリップフロップ42bに保持された演算の途中結果のデータが退避スタック44に退避され、呼び出し先のモジュールに渡す引数が引数受け渡し部45に一時保存される。その後、呼び出し先のモジュールをローダ3にロードさせ、呼び出し先のモジュールによる演算から呼び出し元のモジュールに復帰する際には、退避スタック44に退避されたデータがフリップフロップ42bに書き戻される。

請求項（抜粋）：

複数のプログラムモジュールからなるプログラムを記憶するプログラム記憶手段と、前記プログラム記憶手段に記憶されたプログラムモジュールをメモリにロードするロード手段と、複数の論理回路を含み、前記ロード手段によってメモリにロードされたプログラムモジュール中の命令に従った信号を前記複数の論理回路の1以上に入力することで、該ロードされたプログラムモジュールに応じた演算を実行する論理演算手段と、前記論理演算手段の内部状態を退避する退避手段と、所定の条件が成立した場合に、前記論理演算手段の内部状態を前記退避手段に退避すると共に、他のプログラムモジュールを前記ロード手段にロードさせ、該他のプログラムモジュールに応じた演算の実行を終了した後に前記退避手段に退避した内部状態を前記論理演算手段に戻してから、元のプログラムモジュールに応じた演算の実行に復帰させる制御手段とを備えることを特徴とする演算システム。

IPC (3件)：

G06F 9/42 330 , G06F 9/54 , H03K 19/173 101

FI (3件)：

G06F 9/42 330 A , H03K 19/173 101 , G06F 9/06 640 B

Fターム (10件)：

5B033DE08 , 5B076AA07 , 5B076BA00 , 5J042BA01 , 5J042CA15 , 5J042CA20 , 5J042CA22 , 5J042CA23 , 5J042CA27 , 5J042DA00

引用特許：

審査官引用 (2件)

情報処理システム
公報種別：公開公報出願番号：特願平11-238384 出願人：富士ゼロックス株式会社
特開平3-132823

前のページに戻る