特許
J-GLOBAL ID:200903096315103072
データ通信装置
発明者:
,
出願人/特許権者:
代理人 (1件):
大菅 義之
公報種別:公開公報
出願番号(国際出願番号):特願2004-186049
公開番号(公開出願番号):特開2006-013756
出願日: 2004年06月24日
公開日(公表日): 2006年01月12日
要約:
【課題】 簡単な回路構成でデータ通信装置が備えるプロセッサの消費電力を抑える。【解決手段】 MAC部13は、データ通信装置10の通信を制御するためのプロセッサ14を備える。プロセッサ14は、無線伝送レートまたはホストインタフェースの種別に応じてクロック制御信号を生成する。発振器18は、所定の周波数のクロック信号を生成する。PLL回路40は、クロック制御信号に従ってクロック信号の周波数を調整する。プロセッサ14には、PLL回路40により周波数が調整されたクロック信号が供給される。【選択図】 図2
請求項(抜粋):
通信を制御するためのプロセッサを備えたデータ通信装置であって、
所定の周波数のクロック信号を生成する発振器と、
他の通信装置との間で通信条件の確認を行う確認手段と、
上記確認手段により確認された通信条件に応じて上記発振器が生成するクロック信号の周波数を調整して上記プロセッサへ供給する周波数調整回路、
を有するデータ通信装置。
IPC (4件):
H04L 29/06
, G06F 1/04
, H04L 12/28
, G06F 1/32
FI (4件):
H04L13/00 305C
, G06F1/04 301C
, H04L12/28 300Z
, G06F1/00 332Z
Fターム (25件):
5B011EA10
, 5B011LL13
, 5B079BA01
, 5B079BB10
, 5B079BC01
, 5B079DD02
, 5B079DD03
, 5K033AA04
, 5K033DA17
, 5K033DB14
, 5K033DB25
, 5K033EA02
, 5K033EC01
, 5K034AA05
, 5K034AA10
, 5K034CC01
, 5K034DD01
, 5K034FF01
, 5K034FF13
, 5K034GG02
, 5K034HH63
, 5K034MM08
, 5K034NN04
, 5K034PP01
, 5K034QQ03
引用特許:
前のページに戻る