データメモリセクタおよびコードメモリセクタを有する単一のメモリモジュールを含みかつ両セクタへの同時読出/書込アクセスをサポートするマイクロコントローラ

発明者： , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-546301
公開番号（公開出願番号）：特表2002-513181
出願日： 1999年03月02日
公開日（公表日）： 2002年05月08日
要約：

【要約】内部メモリと外部メモリとの間で転送中に内部から選択する特殊機能レジスタを有するマイクロコントローラ(1)である。特殊機能レジスタと連係する2つのデータポインタ(41、43)によって、4つの有効な迅速な基準場所が得られる。内部メモリ(67)は、データメモリストア(37)およびコードメモリストア(35)に細分されるアレイを有し、かつ、コードメモリストアをデータメモリストアから選択的に分離するパスデバイスのバンク(73)を有する1個のメモリモジュールからなる。このメモリ(67)は、コードメモリストア(35)からの読出を行ないながらのデータメモリストア(37)への同時的な書込をさらにサポート可能である。

請求項（抜粋）：

制御信号生成器と、前記制御信号生成器に結合される汎用算術論理演算装置、ALUと、前記制御信号生成器に応答して前記ALUと第1の内部データメモリとの間にデータを与える第1の内部データメモリと、前記制御信号生成器に応答して外部データメモリにアクセスするための手段とを含み、前記外部メモリは前記マイクロコントローラの外部であって、さらに、前記ALUに応答しかつ第1の制御ビットを有する特殊機能レジスタを含み、前記ALUは、前記第1の制御ビットを第1の論理レベルおよび第2の論理レベルに選択的にセットするのに有効であり、さらに、外部データメモリアクセスコマンド、MOVXに応答しかつ内部メモリアクセスコマンドに応答しない第1のアドレスレジスタと、前記第1のアドレスレジスタの内容を前記手段に与えて、前記第1の制御ビットが前記第1の論理レベルにあることと組合されて前記MOVXコマンドに応答して外部データメモリにアクセスするためのルーティング手段とを含み、前記ルーティング手段は、前記第1の制御ビットが前記第2の論理レベルにあることと組合されて前記MOVXに応答して前記第1のアドレスレジスタの内容を前記内部データメモリに与えるのにさらに有効である、マイクロコントローラ。

IPC (6件)：

G06F 12/06 515 , G06F 12/06 520 , G06F 9/34 350 , G06F 12/00 597 , G06F 15/78 510 , G11C 16/02

FI (6件)：

G06F 12/06 515 L , G06F 12/06 520 A , G06F 9/34 350 A , G06F 12/00 597 U , G06F 15/78 510 A , G11C 17/00 601 Z

Fターム (16件)：

5B025AD02 , 5B025AF04 , 5B033AA04 , 5B033DA06 , 5B033DB20 , 5B060AB05 , 5B060AC01 , 5B060AC11 , 5B060BA11 , 5B060MM02 , 5B060MM13 , 5B062AA10 , 5B062CC01 , 5B062DD05 , 5B062FF02 , 5B062JJ01

引用特許：

審査官引用 (5件)

シングルチップ・マイクロコンピュータ及びそれを内蔵した電子機器
公報種別：公開公報出願番号：特願平3-258896 出願人：セイコーエプソン株式会社
特開平4-044137
特開平1-134546

全件表示

前のページに戻る