特許
J-GLOBAL ID：200903072820213200
プログラム読出/データ書込を同時に行なう能力を有する、結合されたプログラムおよびデータ不揮発性メモリ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-535748
公開番号（公開出願番号）：特表2001-526819
出願日： 1998年01月22日
公開日（公表日）： 2001年12月18日
要約：
【要約】不揮発性メモリ装置は2つのフローティングゲート型メモリアレイ、たとえば、相対的に永続的なプログラムメモリとして用いるためのフラッシュメモリ(11)と、より頻繁に更新されるデータメモリとして用いるためのE2PROM(13)とを含む。一組のアドレス線(Ai)と一組のデータ線(Dj)とが両方のメモリアレイのための読出動作および書込動作の両方に用いられる。選択されたメモリアレイのアドレス指定された位置にアクセスするためのアドレスデコーディング手段は、各アレイのために別個の列デコーダ(31、33)およびデータラッチ(23、39)を含むが、両方のアレイに共通の共有行デコーダも含む。少なくともデータメモリに関連した行アドレスラッチ回路(24)は書込動作の間にそのメモリアレイのためにデコードされた行アドレスを保持して、他のメモリアレイ、たとえばプログラムアレイのための1つ以上の同時の読出動作で用いるための共有行デコーダを解放する。データI/Oバッファ回路(19)およびセンスアンプ(17)も両方のアレイによって共有される。メモリアレイの1つを選択し、読出動作または書込動作を選択する入力制御信号に応答する制御論理(21)は、アドレス(25、27、29)、データラッチおよび選択/ドライバ回路(32、34、35、37)を含む、装置のさまざまな素子を制御して(Ck、Vpp)、所望の動作を実行する。
請求項（抜粋）：
不揮発性メモリ装置であって、 第1の不揮発性メモリアレイと、 第2の不揮発性メモリアレイと、 少なくとも一部が両方のメモリアレイに共通である一組のアドレス線と、 前記アドレス線に接続され、そこからアドレス信号を受け取り、前記メモリアレイの選択された1つにおけるメモリ位置にアクセスするためのアドレスデコーディングおよび選択手段とを含み、前記アドレスデコーディングおよび選択手段は、両方のメモリアレイに共通であり、前記選択されたメモリアレイにおいて前記アドレス信号に対応するワード線にアクセスするための共有行デコーダを含み、さらに、 前記第1のメモリアレイと関連し、前記アドレスデコーディング手段と通信し、前記第1のメモリアレイへの書込動作の間に、デコードされたアドレスを保持するためのアドレスラッチ手段を含み、それによって、前記アドレスデコーディングおよび選択手段は前記第2のメモリアレイからの同時の読出動作のために他のメモリ位置に自由にアクセスでき、さらに、 両方のメモリアレイに共通である一組のデータ線と、 両方のメモリアレイに共通であり、前記アドレスデコーディングおよび選択手段によって、前記選択されたメモリアレイのアドレス指定された位置に対応する選択されたビット線と通信可能である一組のセンスアンプとを含み、前記センスアンプは前記選択されたメモリアレイからの読出動作のために前記選択されたビット線を前記データ線に接続し、さらに、 前記アドレスデコーディングおよび選択手段によって、前記一組のデータ線と、それぞれの前記第1および第2のメモリアレイのビット線とに接続可能であり、前記選択されたメモリアレイへの書込動作の間に前記データ線から受取られたデータを保持するための第1および第2のデータラッチ手段と、 入力制御信号に応答し、前記メモリアレイの1つを選択し、前記選択されたメモリアレイのための読出動作または書込動作を選択するための制御手段とを含む、メモリ装置。
引用特許：
引用文献：
前のページに戻る
