特許
J-GLOBAL ID:200903096427635336

汎用スタックを提供する方法および装置

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹
公報種別:公表公報
出願番号(国際出願番号):特願2000-568005
公開番号(公開出願番号):特表2002-523836
出願日: 1999年09月02日
公開日(公表日): 2002年07月30日
要約:
【要約】プロセッサ・ベースのシステム(100)において、スタック(152)を提供する方法および装置。ある実施形態では、装置は、命令シーケンスを格納するメモリ(182)を備え、その命令シーケンスによりプロセッサ・ベースのシステム(100)を処理する。また、格納された命令シーケンスを実行する、メモリ(182)に結合されたプロセッサ(105)を備え、プロセッサ(105)は、複数のレジスタ(150)を有する。格納された命令シーケンスは、プロセッサ(105)に、(a)複数のレジスタ(150)の占有ステータスを判定させ、(b)所定のオーダに従って、各複数のレジスタ(150)のコンテンツを再構成させる。
請求項(抜粋):
プロセッサ・ベースのシステムを処理する命令シーケンスを格納するメモリと、 格納された命令シーケンスを実行する、メモリに結合された、複数のレジスタを有するプロセッサとを備え、格納された命令シーケンスが、プロセッサに、(a)前記複数のレジスタの占有ステータスを判定させ、(b)所定のオーダに従って、各複数のレジスタのコンテンツを再構成させる、プロセッサ・ベースのシステムにおいてスタックを制御する装置。
Fターム (2件):
5B033BA01 ,  5B033DE01
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る