特許

J-GLOBAL ID：200903096439386811

半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器

発明者： 込山 忠
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-317143
公開番号（公開出願番号）：特開2003-121504
出願日： 2001年10月15日
公開日（公表日）： 2003年04月23日
要約：

【要約】【課題】 回路基板に取り付けた状態で容易に個々の半導体チップを検査できるようにする。【解決手段】 半導体装置60を構成している半導体チップ62(62a〜62c)は、チップ接続配線40(40a〜40d)によって相互に電気的に接続してある。各チップ接続配線40には、遮断部68(68a〜68d)が設けてあって、各半導体チップ62の間を任意に電気的に接続、遮断できるようにしてある。各接続配線40の遮断部68の両側には、各半導体チップ62に対応して検査用パッド66(66a〜66h)が分岐路64(64a〜64h)を介して接続してある。

請求項（抜粋）：

相互に電気的に接続された複数の半導体チップを有する半導体装置を電気的に検査する半導体装置の検査方法であって、前記半導体装置の入出力が異常であるときに、前記半導体装置に設けた遮断部を介して前記各半導体チップ間の電気的接続を遮断し、各半導体チップについて電気的検査を行うことを特徴とする半導体装置の検査方法。

IPC (4件)：

G01R 31/28 ,  G01R 31/316 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

G01R 31/28 U ,  G01R 31/28 C ,  H01L 27/04 T

Fターム (8件)：

2G132AA14 ,  2G132AK11 ,  2G132AL09 ,  2G132AL12 ,  5F038BE07 ,  5F038DF01 ,  5F038DT18 ,  5F038EZ20

引用特許：

審査官引用 (2件)

• 特開平4-250644
  
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平6-221712   出願人：三菱電機株式会社