特許
J-GLOBAL ID:200903096450626298
半導体装置用基板及びその製造方法
発明者:
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-293183
公開番号(公開出願番号):特開2003-101195
出願日: 2001年09月26日
公開日(公表日): 2003年04月04日
要約:
【要約】【課題】高密度配線が形成された半導体装置用基板と半導体装置用基板の導体パターンの一部表面に電解めっきにて容易、且つ確実に金被膜等の導電性皮膜を形成できる半導体装置用基板の製造方法を提供することを目的とする。【解決手段】絶縁基板11の両面に配線層12を有するコア基板10の絶縁層21にビア用孔22を形成し、従たる導体層23を形成する。レジストパターン24を従たる導体層上23上に形成し、電解銅めっきにて主たる導体層25及びビアホール26を形成する。レジストパターン24を専用の剥離液で剥離処理し、さらに、レジストパターン27を形成し、配線パターン31及び電解めっき用の導通リード23bを形成し、主たる導体層25の一部表面に電解めっきにてニッケル、金被膜からなる導電性物質被膜29を形成し、電解めっき用の導通リード23bをエッチングで除去し、半導体装置用基板を得る。
請求項(抜粋):
従たる導体層上に厚みの異なる主たる導体層が直接積み重ねられて一つの導体層が形成されており、前記一つの導体層をパターニング処理して形成された配線パターンの主たる導体層の少なくとも一部表面が主たる導体層とは異なる導電性物質で覆われている半導体装置用基板であって、前記配線パターンの少なくとも一つ以上が電気的に絶縁されていることを特徴とする半導体装置用基板。
IPC (6件):
H05K 3/18
, H01L 23/12
, H05K 3/06
, H05K 3/24
, H05K 3/28
, H05K 3/46
FI (7件):
H05K 3/18 G
, H05K 3/06 A
, H05K 3/24 D
, H05K 3/28 B
, H05K 3/46 B
, H05K 3/46 N
, H01L 23/12 N
Fターム (57件):
5E314AA27
, 5E314BB06
, 5E314BB11
, 5E314CC06
, 5E314DD07
, 5E314FF05
, 5E314FF17
, 5E339AB02
, 5E339AC01
, 5E339AD03
, 5E339AD05
, 5E339AE01
, 5E339BC02
, 5E339BD03
, 5E339BD06
, 5E339BD11
, 5E339BE13
, 5E339CC01
, 5E339CD01
, 5E339CE16
, 5E339CF06
, 5E339CF16
, 5E339CF17
, 5E339CG04
, 5E343AA02
, 5E343AA12
, 5E343BB24
, 5E343DD33
, 5E343DD43
, 5E343ER16
, 5E343ER18
, 5E343ER23
, 5E343ER26
, 5E343GG08
, 5E343GG11
, 5E346AA06
, 5E346AA15
, 5E346AA43
, 5E346CC08
, 5E346CC32
, 5E346CC54
, 5E346CC55
, 5E346DD02
, 5E346DD25
, 5E346DD32
, 5E346DD33
, 5E346DD44
, 5E346EE33
, 5E346FF07
, 5E346FF15
, 5E346GG15
, 5E346GG17
, 5E346GG18
, 5E346GG22
, 5E346GG28
, 5E346HH25
, 5E346HH32
引用特許:
審査官引用 (3件)
-
パッケージ基板
公報種別:公開公報
出願番号:特願平10-122943
出願人:イビデン株式会社
-
特開昭63-240093
-
特開昭63-240093
前のページに戻る