特許
J-GLOBAL ID：200903096458221696
半導体装置およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-375650
公開番号（公開出願番号）：特開2002-184936
出願日： 2000年12月11日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】 複数のLSIチップを積層して、1パッケージ内に収容する半導体装置の場合、2段目のLSIチップ以降は順次、外形サイズを小さくしていく必要があり、LSIチップに外形寸法の大小で制約があった。【解決手段】 回路基板3上に第1のLSIチップ4と、その上に大きい第2のLSIチップ6が積層搭載された半導体装置であって、第1のLSIチップ4と回路基板3との間隙を充填したアンダーフィル材10の一部は第1のLSIチップ4の外周部にはみ出た形で、第1のLSIチップ4の上平面と同一面に設けられているものである。これにより、大きい第2のLSIチップ6の底面を受ける台座を構成し、安定に積層搭載できるものであり、チップ外形制約を緩和するとともに、安定的な生産性と高い信頼性を得ることができる。
請求項（抜粋）：
上面に配線と、下面に前記配線と接続した外部端子とを有した回路基板と、前記回路基板の上面に対して突起電極を介してフェイスダウンで前記回路基板と接続して搭載された第1のLSIチップと、前記第1のLSIチップと前記回路基板との間隙を充填したアンダーフィル材と、第1のLSIチップ上にフェイスアップで積層搭載された第2のLSIチップと、前記回路基板の上面配線と前記第2のLSIチップのボンディング電極とを接続した金属細線と、前記回路基板の上面側の第1のLSIチップ、第2のLSIチップ、および金属細線の領域を封止した絶縁性の封止樹脂とよりなる半導体装置であって、前記アンダーフィル材の一部は前記第1のLSIチップの外周部にはみ出た形で、前記第1のLSIチップの平面と同一面に設けられていることを特徴とする半導体装置。
IPC (6件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/56
, H01L 23/29
, H01L 23/31
H01L 21/56 E
, H01L 25/08 Z
, H01L 23/30 B
4M109AA02
, 4M109BA03
, 4M109CA22
, 4M109DB15
, 4M109EA11
, 5F061AA02
, 5F061BA03
, 5F061CA22
