特許

J-GLOBAL ID：200903096502759160

半導体装置の製造方法

発明者： 栗林 均
出願人/特許権者： 富士電機ホールディングス株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-036685
公開番号（公開出願番号）：特開2004-006660
出願日： 2003年02月14日
公開日（公表日）： 2004年01月08日
要約：

【課題】トレンチ側壁を平坦化するとともにトレンチコーナー部を丸める処理を、容易かつ安価におこなうこと、または、トレンチ形成時のマスクを除去した後におこなうことにより、信頼性の高いゲート絶縁膜を有する半導体装置を再現性よく製造すること。【解決手段】トレンチ形成後、常圧で、アルゴン、ヘリウム、ネオンのうちのいずれかの雰囲気、またはアルゴン、ヘリウム、ネオンのうちのいずれかと4%以下の水素からなる混合ガス雰囲気などの不活性雰囲気中で、900°C以上10050°C以下の温度で、30秒以上30分以下の時間、アニール処理をおこない、トレンチコーナー部を丸めるとともにトレンチ側壁を平坦化する。または、トレンチ形成後、トレンチ形成用のマスクを除去した後に不活性雰囲気中でアニール処理をおこなう。【選択図】 なし

請求項（抜粋）：

絶縁ゲート構造を有する半導体装置を製造するにあたって、 半導体基板のゲート絶縁膜形成領域を露出させる工程と、 常圧の不活性雰囲気中でアニール処理をおこなうことにより前記ゲート絶縁膜形成領域を平坦化する工程と、 前記ゲート絶縁膜形成領域にゲート絶縁膜を形成する工程と、 を順におこなうことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L21/336 ,  H01L21/324 ,  H01L21/76 ,  H01L21/822 ,  H01L27/04 ,  H01L29/78

FI (7件)：

H01L29/78 658F ,  H01L21/324 X ,  H01L29/78 652K ,  H01L29/78 653A ,  H01L21/76 L ,  H01L29/78 301V ,  H01L27/04 C

Fターム (20件)：

5F032AA35 ,  5F032AA36 ,  5F032AA45 ,  5F032AA47 ,  5F032CA14 ,  5F032CA17 ,  5F032DA25 ,  5F032DA74 ,  5F038AC05 ,  5F038AC10 ,  5F038EZ15 ,  5F038EZ20 ,  5F140AA19 ,  5F140AC23 ,  5F140BA01 ,  5F140BE01 ,  5F140BF01 ,  5F140BF04 ,  5F140BF45 ,  5F140CB01

引用特許：

審査官引用 (1件)

• 半導体酸化膜の形成方法
  公報種別：公開公報   出願番号：特願平10-081628   出願人：株式会社東芝, 日本電気株式会社