特許
J-GLOBAL ID:200903096518932180

発振回路

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2007-293629
公開番号(公開出願番号):特開2008-054361
出願日: 2007年11月12日
公開日(公表日): 2008年03月06日
要約:
【課題】遅延時間を細かく制御でき、発振回路の発振周波数のステップ幅を低減でき、且つ簡単な回路構成でディジタル信号で制御可能な遅延回路を用いた発振回路を提供する。【解決手段】発振回路はNANDゲートNGT1および遅延素子DLY1,DLY2,...,DLYnとセレクタSEL1,SEL2,...,SELnからなる可変遅延回路により構成されている。遅延素子DLY1B,DLY2B,...,DLYnBとセレクタSEL1,SEL2,...,SELnにより梯子型の可変遅延回路が構成され、各セレクタSEL1,SEL2,...,SELnは遅延制御信号S1,S2,...,Snに応じて入力端子A,Bに入力される2つの信号の内一つを選択して出力端子OUTに出力し、遅延素子DLY1B,DLY2B,...,DLYnBとセレクタSEL1,SEL2,...,SELnにより、行きと帰りの二つの経路が構成されている。【選択図】図23
請求項(抜粋):
遅延回路の出力信号を入力側に帰還させ、制御信号に応じて発振周波数が制御される発振回路であって、 上記遅延回路は複数の基本回路が直列接続して構成され、各基本回路は、第1の入力端子への入力信号を所定の時間で遅延して第1の出力端子に出力させる第1の遅延素子と、上記制御信号に応じて、上記第1の遅延素子の出力信号と第2の入力端子への入力信号の何れかを選択して出力する選択手段と、上記選択手段の出力信号を所定の時間で遅延して第2の出力端子に出力させる第2の遅延素子を有し、 各段の基本回路の上記第1の出力端子は、次段の基本回路の上記第1の入力端子に接続され、各段の基本回路の上記第2の入力端子は、次段の基本回路の上記第2の出力端子に接続され、最終段の基本回路の上記第1の出力端子は、上記第2の入力端子に接続され、且つ、 初段の基本回路の上記第2の出力端子の出力信号を反転して、反転信号を上記初段の基本回路の上記第1の入力端子に入力する反転手段を有する 発振回路。
IPC (3件):
H03K 3/03 ,  H03K 3/354 ,  H03K 5/13
FI (3件):
H03K3/03 ,  H03K3/354 C ,  H03K5/13
Fターム (7件):
5J001AA05 ,  5J001BB10 ,  5J001BB12 ,  5J001BB20 ,  5J001CC03 ,  5J001DD09 ,  5J043AA05
引用特許:
審査官引用 (6件)
  • デジタル制御発振装置
    公報種別:公開公報   出願番号:特願平4-337505   出願人:日本電装株式会社
  • 特開平3-162118
  • 特開平4-162118
全件表示

前のページに戻る