特許
J-GLOBAL ID：200903096587263001

半導体メモリ装置

発明者：
伊藤 隆文

伊藤 隆文 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-215983
公開番号（公開出願番号）：特開2009-048542
出願日： 2007年08月22日
公開日（公表日）： 2009年03月05日
要約：
【課題】著作権保護が必要なコンテンツを記憶し、かつ、再生することができる半導体メモリ装置を提供すること。【解決手段】半導体メモリ装置1は、電子機器2のシリアル通信インターフェイス端子3へ接続可能なシリアル通信インターフェイスコネクタ4と、不揮発性半導体メモリ5と、前記不揮発性半導体メモリ5に接続されるメモリインターフェイス11を備え、且つ著作権保護機能を有し、前記不揮発性半導体メモリ5を制御するメモリコントローラ6と、前記メモリコントローラ6に接続されるコントローラインターフェイス21と、前記シリアル通信インターフェイスコネクタ4に接続されるシリアル通信インターフェイス22とを有するメモリリーダライタ7とを具備する。【選択図】図1
請求項（抜粋）：
電子機器のシリアル通信インターフェイス端子へ接続可能なシリアル通信インターフェイスコネクタと、 不揮発性半導体メモリと、 前記不揮発性半導体メモリに接続されるメモリインターフェイスを備え、且つ著作権保護機能を有し、前記不揮発性半導体メモリを制御するメモリコントローラと、 前記メモリコントローラに接続されるコントローラインターフェイスと、前記シリアル通信インターフェイスコネクタに接続されるシリアル通信インターフェイスとを有するメモリリーダライタと を具備することを特徴とする半導体メモリ装置。
IPC (6件)：
G06K 19/077 ,  G11B 20/10 ,  G06F 21/24 ,  G06F 3/08 ,  G06K 19/00 ,  G06K 19/073
FI (6件)：
G06K19/00 K ,  G11B20/10 H ,  G06F12/14 550A ,  G06F3/08 C ,  G06K19/00 Q ,  G06K19/00 P
Fターム (15件)：
5B017AA06 ,  5B017CA14 ,  5B035BB09 ,  5B035CA22 ,  5B065BA09 ,  5B065PA04 ,  5B065PA16 ,  5B065ZA11 ,  5D044AB01 ,  5D044AB05 ,  5D044AB07 ,  5D044CC08 ,  5D044DE50 ,  5D044GK17 ,  5D044HL02
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM