特許
J-GLOBAL ID：200903096666636310

トランジスタ用ピンチオフ電圧測定回路およびその製造方法と、電界効果トランジスタの製造方法

発明者：
井本 努

井本 努 について

, 
和田 伸一

和田 伸一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-375145
公開番号（公開出願番号）：特開2001-188077
出願日： 1999年12月28日
公開日（公表日）： 2001年07月10日
要約：
【要約】【課題】測定精度が向上されたトランジスタ用ピンチオフ電圧測定回路およびその製造方法と、VTHを高精度に制御できる電界効果トランジスタの製造方法を提供する。【解決手段】電界効果トランジスタのピンチオフ電圧を測定するトランジスタ用ピンチオフ電圧測定回路であって、電界効果トランジスタのチャネル形成領域と同じ不純物を含有するチャネル層2と、チャネル層2とpn接合を形成する正極側および負極側のゲート導電層5とを有し、正極側ゲート導電層とチャネル層との間のpn接合J1 は、負極側のpn接合J2 に比較してリーク電流の多い特性を有するトランジスタ用ピンチオフ電圧測定回路およびその製造方法。上記の測定回路を同一基板上に有する電界効果トランジスタの製造方法。
請求項（抜粋）：
電界効果トランジスタのピンチオフ電圧を測定するトランジスタ用ピンチオフ電圧測定回路であって、基板表面に形成され、前記電界効果トランジスタのチャネル形成領域と同じ不純物を含有する第1導電型のチャネル層と、前記チャネル層とpn接合を形成する第2導電型の正極側ゲート導電層と、前記正極側ゲート導電層と離間して形成され、前記チャネル層とpn接合を形成する第2導電型の負極側ゲート導電層とを有し、前記正極側ゲート導電層と前記チャネル層との間のpn接合は、前記負極側ゲート導電層と前記チャネル層との間のpn接合に比較して、リーク電流の多い特性を有するトランジスタ用ピンチオフ電圧測定回路。
IPC (3件)：
G01R 31/26 ,  H01L 29/78 ,  H01L 29/80
FI (4件)：
G01R 31/26 B ,  G01R 31/26 G ,  H01L 29/78 ,  H01L 29/80 Z
Fターム (4件)：
2G003AA02 ,  2G003AB01 ,  2G003AB04 ,  2G003AH00
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM