特許

J-GLOBAL ID：200903096736424463

半導体装置の製造方法、および液晶装置の製造方法

発明者： 小出 慎
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-298928
公開番号（公開出願番号）：特開2000-124462
出願日： 1998年10月20日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 TFTのドレイン側に十分なオフセット長あるいはLDD長を確実に確保することができる半導体装置の製造方法、および液晶装置の製造方法を提供すること。【解決手段】 LDD構造のTFT10Aにおいて、高濃度ソース・ドレイン領域123A、124Aを形成するための高濃度不純物導入用マスクがチャネル長方向においてドレイン側となるべき領域のLDD長が短くなる方向にずれていた場合には、高濃度ソース・ドレイン領域123A、124Aに対するソース配線およびドレイン配線の接続構造を反対にして、ドレイン配線が接続する側に十分なLDD長を確保する。

請求項（抜粋）：

半導体薄膜、ゲート絶縁膜、および該ゲート絶縁膜を介して前記半導体薄膜に対峙するゲート電極が形成され、前記半導体薄膜には高濃度に不純物が導入された第1の領域および第2の領域が形成されてなる半導体装置の製造方法において、前記ゲート電極が形成された位置に応じて、前記第1の領域および前記第2の領域のうちの一方の領域を高濃度ソース領域とし、他方の領域を高濃度ドレイン領域として、前記高濃度ソース領域にはソース配線を電気的に接続し、前記高濃度ドレイン領域にはドレイン配線を電気的に接続することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (5件)：

H01L 29/78 616 A ,  G02F 1/136 500 ,  H01L 29/78 612 B ,  H01L 29/78 613 A ,  H01L 29/78 616 L

Fターム (54件)：

2H092GA12 ,  2H092GA17 ,  2H092JA24 ,  2H092JA35 ,  2H092JA37 ,  2H092JA41 ,  2H092JA45 ,  2H092JA46 ,  2H092JB51 ,  2H092JB67 ,  2H092KA04 ,  2H092KA05 ,  2H092MA07 ,  2H092MA13 ,  2H092MA29 ,  2H092MA30 ,  2H092MA41 ,  2H092NA27 ,  2H092NA29 ,  2H092PA06 ,  2H092PA08 ,  2H092PA10 ,  2H092PA11 ,  2H092QA07 ,  2H092RA05 ,  5F110AA09 ,  5F110AA13 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD13 ,  5F110DD24 ,  5F110EE03 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL11 ,  5F110HM14 ,  5F110HM15 ,  5F110NN03 ,  5F110NN23 ,  5F110NN35 ,  5F110PP05 ,  5F110QQ02 ,  5F110QQ11

引用特許：

審査官引用 (1件)

• 薄膜トランジスタ
  公報種別：公開公報   出願番号：特願平6-079418   出願人：ソニー株式会社