特許
J-GLOBAL ID:200903096785175002
表示装置
発明者:
出願人/特許権者:
代理人 (1件):
小野寺 洋二
公報種別:公開公報
出願番号(国際出願番号):特願2002-107969
公開番号(公開出願番号):特開2003-302946
出願日: 2002年04月10日
公開日(公表日): 2003年10月24日
要約:
【要約】【課題】 回路構成を簡略化して多色化および面積階調を実現した高開口率かつ多階調のカラー表示を可能とする。【解決手段】 交番電源φp.φnの橋絡させて映像信号を保持するトランジスタNM2,PM2、NM3,PM3の対を画素電極PXへの出力回路に兼ね、画素電極PXに容量CBを接続してデータの書込み状態を容量CBに蓄積された電荷を利用して制御する。
請求項(抜粋):
複数の走査線と複数の信号線が交差する部分に対応して設けた画素を有し、前記画素は画素電極と該画素電極を選択するスイッチング素子と前記画素電極と前記スイッチング素子の間に設けて前記画素電極に書き込むデータを記憶する記憶回路とで構成され、前記記憶回路に互いに逆極性で変化する交番電圧を印加する一対の交番電圧電源線を備え、前記記憶回路は前記一対の交番電圧電源線を橋絡して直列接続したNMOSトランジスタとPMOSトランジスタの第1のトランジスタ対と、該第1のトランジスタ対に対して前記一対の交番電圧電源線を橋絡して直列接続したNMOSトランジスタとPMOSトランジスタの第2のトランジスタ対を有し、前記第1のトランジスタ対の制御電極の共通接続点を前記第2のトランジスタ対の直列接続中間点に接続し、前記第2のトランジスタ対の制御電極の共通接続点を前記第1のトランジスタ対の直列接続中間点に接続してなり、前記スイッチング素子の出力点は前記第1のトランジスタ対の接続点に接続され、前記第2のトランジスタ対の直列接続中間点は前記画素電極に接続され、前記第2のトランジスタ対の制御電極の共通接続点と直列接続中間点の間に接続した容量を有することを特徴とする表示装置。
IPC (9件):
G09G 3/36
, G02F 1/133 520
, G02F 1/133 575
, G02F 1/1368
, G09F 9/30 338
, G09G 3/20 611
, G09G 3/20 621
, G09G 3/20 624
, G09G 3/20 641
FI (9件):
G09G 3/36
, G02F 1/133 520
, G02F 1/133 575
, G02F 1/1368
, G09F 9/30 338
, G09G 3/20 611 A
, G09G 3/20 621 B
, G09G 3/20 624 B
, G09G 3/20 641 G
Fターム (51件):
2H092GA13
, 2H092GA23
, 2H092JB06
, 2H092KB26
, 2H092NA01
, 2H092NA07
, 2H092PA06
, 2H093NA54
, 2H093NC03
, 2H093ND17
, 2H093ND22
, 2H093ND49
, 2H093NE03
, 5C006AA12
, 5C006AA22
, 5C006AC26
, 5C006BB16
, 5C006BC06
, 5C006BC12
, 5C006BF34
, 5C006BF37
, 5C006FA43
, 5C006FA47
, 5C006FA56
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD22
, 5C080DD26
, 5C080DD30
, 5C080EE28
, 5C080FF11
, 5C080GG12
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
, 5C080KK07
, 5C080KK47
, 5C094AA02
, 5C094AA08
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094CA19
, 5C094CA20
, 5C094CA24
, 5C094DB04
, 5C094EA04
, 5C094FB14
, 5C094HA08
引用特許:
前のページに戻る