特許
J-GLOBAL ID：200903096831664218
薄膜トランジスタ・マトリクス基板及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242807
公開番号（公開出願番号）：特開平8-107212
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：
【要約】【目的】 薄膜トランジスタ・マトリクス基板及びその製造方法に関し、ソース・ドレイン間のリーク電流が増加する旨の問題を発生させることなく製造時のマスク数を減らすことを可能にし、製造工程の簡単化及びTFTの特性安定化を実現しようとする。【構成】 絶縁性基板1上にアモルファス・シリコンからなる動作半導体層6及びゲート絶縁膜7及び平面のパターンが動作半導体層6の平面のパターンに比較して内側に在るゲート電極8Gがそれぞれ積層形成され且つ動作半導体層6のゲート電極8Gからはみ出した部分に於ける少なくとも一部或いは全部を動作半導体層6と異質なものに変換された薄膜トランジスタで構成されている。
請求項（抜粋）：
絶縁性基板上に積層形成された動作半導体層及びゲート絶縁膜及び平面のパターンが前記動作半導体層の平面のパターンに比較して内側に在るゲート電極をそれぞれ備え且つ前記動作半導体層の前記ゲート電極からはみ出した部分に於ける少なくとも一部を前記動作半導体層の材料組成と異なる材料組成としてなる薄膜トランジスタで構成されたことを特徴とする薄膜トランジスタ・マトリクス基板。
IPC (2件)：
H01L 29/786
, G02F 1/136 500
