特許
J-GLOBAL ID:200903096847367280

除算回路

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-088187
公開番号(公開出願番号):特開平10-283164
出願日: 1997年04月07日
公開日(公表日): 1998年10月23日
要約:
【要約】【課題】 この発明は、被除数及び/又は除数の負の値を正の値に変換することなく符号付の除算を行い、正確な商と剰余を求めることができる除算回路を提供することを課題とする。【解決手段】 この発明は、符号が付いた状態での回復型又は非回復型の除算過程において、部分剰余の一部と除数との絶対値の比較を行ない、部分剰余の一部が大きい場合又は双方が等しい場合はその桁の商を1とし、小さい場合には商を0として除算を行うように構成される。
請求項(抜粋):
符号付の除数を格納する除数レジスタと、除算開始時に符号付の被除数を格納し、除算実行中にはレジスタ内の値を所定ビットシフトしつつ保持する被除数レジスタと、加算又は減算を行なう加減算器と、除算実行中に加減算器の出力を格納し、除算終了時に剰余を格納する剰余レジスタと、商を格納する商レジスタと、剰余レジスタに格納された内容の所定ビットに被除数レジスタに格納された内容の上位所定ビットを連結した連結値又は加減算器の演算結果を選択して剰余レジスタに出力するセレクタと、部分剰余が0であるか否かを判別する判別器と、被除数と除数の符号を比較する第1の比較器と、加減算器で行った演算結果の符号が被除数の符号と同符号か否かを比較する第2の比較器と、加減算器の演算結果、判別器の判別結果ならびに第2の比較器の比較結果を受けて、商を決定し、セレクタの選択を制御する制御回路を具備し、第1の比較器の比較結果にしたがって連結値と除数を加減算器により加算又は減算し、第2の比較器の比較結果にしたがって連結値と除数の絶対値比較を行い、この比較結果ならびに判別器による判別結果に基づいて商を決定し、商の値にしたがってセレクタにより選択された演算結果又は連結値を剰余レジスタに格納し、被除数レジスタはレジスタ内の値を所定ビットシフトして格納する動作を所定の回数反復して行い、被除数と除数の符号に応じて商レジスタに格納された値の補数をとり、符号付の被除数と符号付の除数の除算を行うことを特徴とする除算回路。
IPC (2件):
G06F 7/52 320 ,  G06F 7/38
FI (2件):
G06F 7/52 320 A ,  G06F 7/38 A
引用特許:
出願人引用 (3件)
  • 特開昭62-032536
  • 特開昭61-026137
  • 引放し除算装置
    公報種別:公開公報   出願番号:特願平7-062849   出願人:甲府日本電気株式会社
審査官引用 (1件)
  • 特開昭62-032536

前のページに戻る